第8章 数字集成电路的实现策略

8.2从定制到半定制以及结构化阵列的设计方法

数字电路实现方法：定制 半定制

半定制：1.基于单元：1).标准单元编译单元 2).宏单元

2.基于阵列：1).预扩散（门阵列） 2).预布线（FPGA）

8.3定制电路设计

定制设计费工的本质意味着成本较高和投放市场所需的时间较长，因此仅在以下情况下被认为在经济上是合理的：

· 定制模块可以重复利用（例如：作为库单元）

· 成本可以分摊到大生产量上。例如微处理器和半导体存储器即为这一类应用的实例。

· 成本不是主要的设计准则，例如在超级计算机（supercomputer）和超超级计算机（typersupercomputer）的设计中就是如此。

8.4以单元为基础的设计方法

以单元为基础进行设计时通过重复利用有限的单元库来减少实现所需要进行的工作。优点时对于一个给定的工艺，单元只需要设计和验证一次，而后就可以重复利用许多次，因此分摊了设计成本。缺点是由于库本身受约束，因为减少了仔细调整设计的可能性。

8.4.1标准单元

标准单元方法使得在逻辑门一级的设计实体标准化。这一方法提供了一个扇入和扇出数目在一定范围内的选择广泛的逻辑门库。除了基本逻辑功能，如反相器、AND/NAND、OR/NOR、XOR/XNOR以及触发器外，一个典型的库还包括比较复杂的功能单元，如AND-OR-INVERT、MUX、全加器、计数器、译码器和编码器。

8.4.2编译单元

当性能或功耗是主要目标时，优化了晶体管尺寸的定制设计单元是吸引人的。随着互连线负载影响的增加，提供能够调整驱动器尺寸的单元无论从性能还是功耗的角度来看都是绝对重要的，因此需要自动的（或编译的）单元生成。

8.4.3宏单元、巨单元和专利模块

复杂性超过在典型标准单元库中所达到程度的单元称为宏单元（macrocell），有时也称为巨单元（megacell），宏单元可以分为两种类型，即硬宏单元和软宏单元。

硬宏单元（Hard Macro）代表一个具有指定功能及预先确定的物理设计的模块。在该模块内部晶体管和布线的相对位置是固定的。本质上，一个硬宏单元代表一个所要求功能的定制设计。在某些情形中，宏单元被参数化，即存在或可以生成这一宏单元的特性略有不同的多种版本。

优点：本身具有定制设计的所有好处，密集的版图、优化和可预见的性能和功能。

缺点：很难把这一设计移植到其他工艺或其他制造厂商。

软宏单元（Soft Macro）代表一个具有指定功能但没有具体物理实现的模块。一个软宏模块的布局和布线在不同的情况下可以各不相同。这表明时序只能在最终的综合及布局和布线阶段完成后才能确定。主要优点是可以移植到许多工艺过程中。

8.4.4半定制设计流程

1.设计获取（Design Capture）使设计进入ASIC设计系统中。硬件描述语言（HDL）如VHDL和Verilog。

2.逻辑综合（Logic Synthesis）工具把HDL语言描述的模块转换成网表（netlist）。然后就可以插入可复用的或生成的宏单元网表，以形成该设计的完整网表。

3.版图前模拟和验证（Prelayout Simulation and Verification）检查设计是否正确。性能分析是根据估计的寄生参数及版图参数进行的。

4.平面规划(Floor Planning)根据估计的模块尺寸，规划出芯片面积的总体分配。全局的电源和时钟分布网络也在此时构思。

5.布局（Placement）。确定各个单元精确的位置。

6.布线（Routing）。各单元和功能块之间的互连布线。

7.提取模型参数（Extaraction）。从实际的物理版图中产生该芯片的模型，包括精确的器件尺寸、器件寄生参数以及导线的电容和电阻。

8.版图后模拟和验证（Postlyout Simulation and Verfication）在考虑版图寄生参数的情况下，验证芯片的功能和性能。

9.记带（Tape Out）。一旦认为设计以满足所有的设计目标和功能，就生成包含制造掩膜所需的全部信息的二进制文件。这一文件然后送至ASIC供应商或制造厂。

8.5以阵列为基础的实现方法

8.5.1与扩散（或掩膜编程）阵列

设计一个门阵列（或门海）基片的主要问题是决定基本单元的组成及各个晶体管的尺寸。0

设计方法插入说明——设计综合

综合可以定义为是两种不同设计形态之间的转换。典型情况下它代表把一个实体设计的行为描述转变为一种结构描述。简而言之，它把一个模块应当执行的功能描述转变为一种组合。

电路综合——任务是把一个电路的逻辑描述转变为一个能满足时序约束条件的晶体管网络。该过程分为两个阶段：1.根据逻辑方程推导出晶体管电路图。2.确定晶体管尺寸以满足性能要求。

逻辑综合——任务是产生一个逻辑级模型的结构描述。该模型可由状态转移图、状态图、电路布尔表达真值表或HDL描述。

结构综合（行为综合或高层次综合）——任务是对于一个给定执行目标的行为描述和一组性能、面积和功耗的约束条件产生一个总体结构设计的结构图。