具体化验证LC谐振规律
一、明确LC谐振和RLC谐振的关系？
LC谐振是理想化的RLC谐振，实际电路中或者LC器件本身也会存在电阻，所以RLC谐振的大部分理论对于LC同样适用。

二、单阶LC谐振的电特性？
在深入学习LC滤波器前，抽丝剥茧，先了解串/并联的LC谐振在电路中的作用（仿真软件AWR）。
1.LC谐振理论
首先不论是LC串联or并联，当其接入电路时，便会产生谐振，谐振频率f0=1/（2π*√LC）；

① 串联谐振：
谐振频点f0处，电路内平均储存的电能与磁能相等，也就是说电容和电感存储的能量可以相互转化，达到一种平衡，此时LC不消耗外界能量。
f = f0，电路呈纯阻性，但是因为没有电阻，所以可以理想的认为谐振频率点阻抗为零；
f＜f0，磁能不足，电路呈容性，LC不在无耗，阻抗变大，频率相差越大，阻抗就越大；
f＞f0，电能不足，电路呈感性，LC不在无耗，阻抗变大，频率相差越大，阻抗就越大；
综上可得，串联谐振时，LC自给自足，通过的信号衰减量为零，偏离谐振频率，衰减越来越大；
因此电路串联谐振电路可用做选频，具有BPF（带通滤波器）的功能。

② 并联谐振：
谐振频点f0处，回路电压与回路电流相位相等，此时理想的回路没有电阻，电路呈纯导性，即导电率100%；而LC谐振电路此时，不瓜分电流，阻抗为∞，偏离谐振频率，通过的信号衰减越小，也就是说回路上可以通过f0的频率，而其他频率会从谐振支路滤走；
因此并联谐振电路接地可用做选频，具有BPF（带通滤波器）的功能。

2.纸上得来终觉浅，绝知此事要躬行
以1nH电感和1pF电容为例吧，根据理论f0=1/（23.14√0.000000001）≈5.0355GHz，下面进行验证：

注：软件输入输出端口不可直连，所以并联谐振端口间用0Ω电阻阻隔；
① 串联谐振S参数仿真图

由图可知，谐振频率5.03GHz，此处损耗几乎为0dB，回波30dB带宽约为500MHz

② 并联谐振S参数仿真图

由图可知，谐振频率5.03GHz,损耗几乎为0，回波30dB带宽约为200MHz

对比①和②的S参数，理论符合实际，而且进一步可以得到，并联谐振的带宽更窄，选频特性更好，但回波损耗和插入损耗不如串联谐振。

3.谐振特性的在深入
上面我在谐振频率5.03GHz处做了仿真，根据公式f0=1/（2π*√LC），LC的值有无数组，那么这无数组数据间会有什么规律呢？下面继续探索
首先，任意选一个比1nH，一个比1nH小的电感值，带入公式，计算出电容值；
都21世纪了，肯定不能手算，百度搜索LC谐振频率计算工具或者把公式写进Excel里即可。
我只选了两组数据，有兴趣可以多搞几组，但是别像我一样，选个1nH…比1nH小的值不多了…我就瞎个选0.5nH和2nH吧，对应的电容值分别为2pF和0.5pF。

①串联谐振电路 L=0.5nH，C=2pF

②串联谐振电路 L=2nH，C=0.5pF

由图可知，串联谐振中，L越大，衰减特性越陡峭，越陡峭指的是越偏离谐振频点，衰减度越大，带宽自然就越窄。（但是因为我不会用器件库，电容和电感都是理想模型，所以体现的不明显）

③并联谐振电路 L=0.5nH，C=2pF

④并联谐振电路 L=2nH，C=0.5pF

由图可知，并联谐振电路，C越大衰减特性越陡峭，与串联谐振电路相反。

三、多阶LC谐振电路
看完了单个谐振电路的特性，那么问题来了，将多个LC谐振组合在一起能产生什么效果？下面再再再次深入，如下图，将上面仿真过的电路组成统一个电路


由图可知，衰减特性更加陡峭，这其实就是我们常见的BPF了，主要还是因为使用的L和C
模型过于理想化，另外就是频率太高了，一般LC滤波器都在1G以内，作为集中参数电路，在电路板上分布较密集，高频如我这5G，波长并不是远远大于PCB尺寸，此时就需要注重阻抗匹配和分布参数的影响了以及其他很多原因，所以我选用的L=1nH和C=1pF并不合适，但是懒得改，将错就错了。