1．ASCll码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？

指令字长设计为12位不合理，主存单元字长32位，一个存储单元可以存储4个ASCll，余下4位可作校验码（每一个ASCll都可以带一个校验码），这样设计还是合理的，但是指令字长为12位，造成了很大的浪费。

2.假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令形式，每个操作数地址规定用6位表示。

问：若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此情况下，这台计算机最多可以设计出多少条单操作数指令？

     2^8-m-n条

3．指令格式结构如下所示，试分析指令格式及寻址方式特点。

单字长二地址指令；操作码：2^6=64条指令；

寄存器-寄存器寻址，寻址速度快，这种指令通常是用算术逻辑指令

4．指令格式结构如下所示，试分析指令格式及寻址方式特点。

双字长二地址指令；可以表示 2^6=64条指令；寄存器-存储器寻址；有效地址通过变址求得：E=（变址寄存器）± D，变址寄存器可有16个。

7．某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有40条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。
解：40条指令需占用操作码字段（OP）6位，这样指令余下长度为10位。为了覆盖主存640K字的地址空间，设寻址模式（X）2位，形式地址（D）8位，其指令格式如下：

寻址模式定义如下：

X= 0 0 直接寻址 有效地址 E=D（直接寻址为256个存储单元）

　　　X= 0 1 立即寻址 D字段为操作数

　　　X= 1 0 变址寻址 有效地址 E= (RX)＋D （可寻址64K个存储单元）

X= 1 1 相对寻址 有效地址 E=（PC）＋D （可寻址64K个存储单元）

其中RX为变址寄存器（16位），PC为程序计数器（16位），在变址和相对寻址时，位移量D可正可负。

8．某机字长为32位，主存容量为1M，单字长指令,有50种操作码,采用页面寻址、立即、直接等寻址方式。CPU中有PC，IR，AR, DR和16个通用寄存器，页面寻址可用PC高位部分与形式地址部分拼接成有效地址。问：
（1）指令格式如何安排？

依题意,指令字长32位，主存1M字，需20位地址A19-A0。50种操作码，需6位OP，指令寻址方式Mode为2位，指定寄存器Rn需4位。设有单地址指令、双地址指令和零地址指令，现只讨论前二种指令。

　　　单地址指令的格式为：

　　　　Mode=00时为立即寻址方式，指令的23－0位为立即数；

　　　　Mode=01时为直接寻址方式，指令的19－0位为有效地址。

　　　双地址指令的格式为：

　　　　Mode1=01时为寄存器直接寻址方式，操作数S=(Rn)；

　　　　Mode1=11时为寄存器间址寻址方式, 有效地址E=(Rn)。

　　　　Mode2=00时为立即寻址方式，指令的13-0位为立即数；

　　　　Mode2=01时为页面寻址方式；

　　　　Mode2=10时为变址寻址方式，E=(Rn)+D；

　　　　Mode2=11时为变址间址寻址方式, E=((Rn)+D)。
（2）主存能划分成多少页面？每页多少单元？

由于页面寻址方式时，D为14位，所以页面大小应为2^14＝16K字，则1M字可分为2^6＝64个页面。可由PC的高6位指出页面号。
（3）能否增加其他寻址方式？
能增加其它寻址方式，例上述间址方式、变址间址寻址方式。

14. 从以下有关RISC的描述中，选择正确答案（ C ）。

　A.采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。
B.为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。
C．RISC的主要目标是减少指令数，提高指令执行效率。
D．RISC设有乘、除法指令和浮点运算指令。
15. 根据操作数所在位置，指出其寻址方式（填空）：
（1）操作数在寄存器中，为（ A ）寻址方式。
（2）操作数地址在寄存器，为（  B ）寻址方式。
（3）操作数在指令中，为（ C ）寻址方式。
（4）操作数地址（主存）在指令中，为（  D）寻址方式
（5）操作数的地址，为某一寄存器内容与位移量之和可以是（  EFG   ）寻址方式。

A：寄存器直接； B： 寄存器间接； C：立即；　D： 直接； 　　 E：相对； F：基值； G：变址