SPI 是英语Serial Peripheral interface的缩写， 就是串行外围设备接口。

SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线(全双工的一根输入线一根输出线，同步通信的一根时钟线，一根片选线)，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。

STM32 SPI接口可配置为支持SPI协议或者支持I2S音频协议，默认是SPI模式。可以通过软件切换到I2S方式。

SPI接口的四根通信线
MISO ：主设备数据输入，从设备数据输出。
MOSI ：主设备数据输出，从设备数据输入。
SCLK：时钟信号，由主设备产生。
CS：从设备片选信号，由主设备控制。

SPI内部结构简明图：

SPI框图：

通常SPI通过4个引脚与外部器件相连：
● MISO：主设备输入/从设备输出引脚。该引脚在从模式下发送数据，在主模式下接收数据。
● MOSI：主设备输出/从设备输入引脚。该引脚在主模式下发送数据，在从模式下接收数据。
● SCK：串口时钟，作为主设备的输出，从设备的输入
● NSS：从设备选择。这是一个可选的引脚，用来选择主/从设备。它的功能是用来作为“片
选引脚”，让主设备可以单独地与特定从设备通讯，避免数据线上的冲突。从设备的NSS
引脚可以由主设备的一个标准I/O引脚来驱动。一旦被使能(SSOE位)，NSS引脚也可以作为
输出引脚，并在SPI处于主模式时拉低；此时，所有的SPI设备，如果它们的NSS引脚连接
到主设备的NSS引脚，则会检测到低电平，如果它们被设置为NSS硬件模式，就会自动进
入从设备状态。当配置为主设备、NSS配置为输入引脚(MSTR=1，SSOE=0)时，如果NSS
被拉低，则这个SPI设备进入主模式失败状态：即MSTR位被自动清除，此设备进入从模式。

SPI工作原理：
1.硬件上为4根线。
2.主机和从机都有一个串行移位寄存器，主机通过向它的SPI串行寄存器写入一个字节来发起一次传输。
3.串行移位寄存器通过MOSI信号线将字节传送给从机，从机也将自己的串行移位寄存器中的内容通过MISO信号线返回给主机。这样，两个移位寄存器中的内容就被交换。
4.外设的写操作和读操作是同步完成的。如果只进行写操作，主机只需忽略接收到的字节；反之，若主机要读取从机的一个字节，就必须发送一个空字节来引发从机的传输。

时钟信号的相位和极性：
SPI_CR寄存器的CPOL和CPHA位，能够组合成四种可能的时序关系。CPOL(时钟极性)位控制
在没有数据传输时时钟的空闲状态电平，此位对主模式和从模式下的设备都有效。如果CPOL被 清’0’，SCK引脚在空闲状态保持低电平；如果CPOL被置’1’，SCK引脚在空闲状态保持高电平。
如果CPHA(时钟相位)位被置’1’，SCK时钟的第二个边沿(CPOL位为0时就是下降沿，CPOL位 为’1’时就是上升沿)进行数据位的采样，数据在第二个时钟边沿被锁存。如果CPHA位被清’0’，
SCK时钟的第一边沿(CPOL位为’0’时就是下降沿，CPOL位为’1’时就是上升沿)进行数据位采
样，数据在第一个时钟边沿被锁存。
CPOL时钟极性和CPHA时钟相位的组合选择数据捕捉的时钟边沿。

数据帧格式：
根据SPI_CR1寄存器中的LSBFIRST位，输出数据位时可以MSB在先也可以LSB在先。
根据SPI_CR1寄存器的DFF位，每个数据帧可以是8位或是16位。所选择的数据帧格式对发送和
/或接收都有效。

状态标志：
发送缓冲器空闲标志(TXE)
此标志为’1’时表明发送缓冲器为空，可以写下一个待发送的数据进入缓冲器中。当写入SPI_DR
时，TXE标志被清除。
接收缓冲器非空(RXNE)
此标志为’1’时表明在接收缓冲器中包含有效的接收数据。读SPI数据寄存器可以清除此标志。
忙(Busy)标志
BSY标志由硬件设置与清除(写入此位无效果)，此标志表明SPI通信层的状态。

SPI Flash：
W25Q128(W25Q64)将16M(8M)的容量分为256(128)个块（Block），每个块大小为64K字节，每个块又分为16个扇区（Sector），每个扇区4K个字节。W25Qxx的最小擦除单位为一个扇区，也就是每次必须擦除4K个字节。这样我们需要给W25Qxx开辟一个至少4K的缓存区，这样对SRAM要求比较高，要求芯片必须有4K以上SRAM才能很好的操作。

SPI配置步骤：
1）配置相关引脚的复用功能，使能 SPI时钟；
2）初始化 SPI,设置 SPI工作模式；
3）使能 SPI；
4）SPI 传输数据；
5）查看 SPI 传输状态。