教育
-数字逻辑与数字系统设计-章节资料考试资料-中国矿业大学【】
第 1 讲 绪论-单元作业
第 1 讲 绪论-单元测试
1、【单选题】现代电子技术的发展，目前集成电路器件处于（）阶段。
A、分立元器件
B、集成电路
C、大规模集成电路
D、超大规模集成电路
参考资料【 】
2、【单选题】现代电子技术的发展，处于（）阶段。
A、理论奠基
B、分立元器件
C、集成电路时代
D、电子管
参考资料【 】
3、【单选题】数字信号的高低电平的正确描述（）。
A、分别对应于一段电压范围
B、分别对应于某个电压值
C、高电平是5V
D、低电平是0V
参考资料【 】
4、【多选题】集成电路按照集成度分为（）。
A、小规模
B、中规模
C、大规模
D、超大规模
参考资料【 】
5、【多选题】现代集成电路的代表芯片有（）。
A、单片机
B、FPGA
C、DSP
D、SOPC
参考资料【 】
6、【多选题】电子技术的应用范围，包括（）等方面。
A、日常生活
B、工农业生产
C、军事与国防
D、航空航天
参考资料【 】
7、【多选题】本课程主要内容包括（）。
A、组合逻辑电路
B、时序逻辑电路
C、脉冲的产生与整形
D、FPGA
E、HDL
F、数字系统设计方法
参考资料【 】
8、【多选题】下列器件，属于数字器件的是（）。
A、门电路
B、存储电路
C、组合电路
D、时序电路
E、FPGA
参考资料【 】
9、【多选题】模拟信号的特点，体现在（）。
A、不易于传输
B、不易于存储
C、不易于运算
D、功耗高
参考资料【 】
10、【多选题】数字信号的特点，体现在（）。
A、抗干扰低
B、易于传输
C、易于存储
D、易于运算
参考资料【 】
11、【判断题】在时间上和幅值上都是连续的物理量称为数字信号
A、正确
B、错误
参考资料【 】
12、【判断题】在时间上和幅值上都是连续的物理量称为模拟信号
A、正确
B、错误
参考资料【 】
13、【判断题】模拟信号易于传输，不易于存储
A、正确
B、错误
参考资料【 】
14、【判断题】数字信号易于传输，易于运算
A、正确
B、错误
参考资料【 】
15、【判断题】数字信号可以用0和1表示
A、正确
B、错误
参考资料【 】
16、【判断题】数字信号的1比数字信号0大
A、正确
B、错误
参考资料【 】
17、【判断题】在现代电子技术中，用模数转换器能够实现模拟信号与数字信号相互转换。
A、正确
B、错误
参考资料【 】
18、【填空题】CPLD的英文是（）。
A、
参考资料【 】
19、【填空题】FPGA的英文是（）。
A、
参考资料【 】
20、【填空题】信号是信息的（）。
A、
参考资料【 】
21、【填空题】电子电路中的信号，包括模拟信号和（）。
A、
参考资料【 】
22、【填空题】电子电路，包括模拟电路和（）。
A、
参考资料【 】
进位计数制随堂测验
1、【判断题】将一个八进制数写成807.65，对吗？
A、正确
B、错误
参考资料【 】
第2讲 数制转换-单元作业
第2讲 数制转换-单元测试
1、【单选题】将十进制小数转换为二进制数一般采用（ ）。
A、乘2取整法
B、乘10取整法
C、 乘2取余法
D、 乘10取余法
参考资料【 】
2、【单选题】将十进制数18转换成八进制是（ ）。
A、20
B、22
C、24
D、21
参考资料【 】
3、【单选题】任何一位十六进制数最少可以用（ ）二进制数来表示。
A、1
B、2
C、4
D、16
参考资料【 】
4、【单选题】用补码表示的有符号二进制数11010对应的十进制数是（ ）。
A、+10
B、-10
C、+6
D、-6
参考资料【 】
5、【单选题】将二进制数(11001.11)B转换成十进制数是（ ）
A、25.75
B、19.75
C、25.6
D、20.75
参考资料【 】
6、【单选题】将二进制数(110 1101 1010)B转换成十六进制数是（）
A、EB2
B、9EA
C、6DA
D、6CA
参考资料【 】
7、【单选题】将二进制数(1101.101)B转换成八进制数是( )
A、15.625
B、15.5
C、15.25
D、15.75
参考资料【 】
8、【判断题】十进制数 –25的8位二进制补码表示为 (11100111)B，对吗？
A、正确
B、错误
参考资料【 】
9、【判断题】对于一个带符号的二进制数，其最高位表示符号位，其余部分表示数值位，所以一个用补码表示的4位带符号二进制数 1001表示的是十进制数 –1。对吗？
A、正确
B、错误
参考资料【 】
10、【判断题】将一个八进制数写成（783.64），对吗？
A、正确
B、错误
参考资料【 】
11、【判断题】8位无符号二进制数可以表示的最大十进制数为256。对吗？
A、正确
B、错误
参考资料【 】
第3讲 码制-单元作业
第3讲 码制-单元测试
1、【单选题】十进制数25用8421BCD码表示为（ ）。
A、 00100101
B、 1001010
C、 10000101
D、 10101
参考资料【 】
2、【单选题】将(01000101.1001)8421BCD转化成余三码的结果为（ ）
A、01000101.1100
B、01001000.1001
C、01111000.1100
D、01001000.1100
参考资料【 】
3、【单选题】十进制5的4位循环码为（ ）
A、0101
B、1101
C、1110
D、 0111
参考资料【 】
4、【单选题】将十进制数69.75转换成二进制数和8421BCD的结果为（）
A、1000110.1100， 01101001. 1100
B、1010011.1101， 1101001. 111101
C、1000101.0011， 01101001.01110101
D、 1000101.1100， 01101001.01110101
参考资料【 】
5、【单选题】十进制数895.7对应的余3码为（ ）
A、1000 1001 0110.1110
B、 1011 1100 1000.1010
C、0001 1001 1010.1110
D、 1000 1001 1010.0111
参考资料【 】
6、【单选题】符合汉明距离为1的编码是( )。
A、8421BCD码
B、 余3码
C、 格雷码
D、 2421BCD码
参考资料【 】
7、【多选题】下列编码中，属BCD编码的是（ ）。
A、8421BCD码
B、 余3码
C、 格雷码
D、 2421BCD码
参考资料【 】
8、【多选题】下面属于可靠性编码是( ) 。
A、8421BCD码
B、 余3码
C、 格雷码
D、奇偶校验码
参考资料【 】
9、【多选题】和二进制数(10011)2等值数是( )
A、19
B、 (23)8
C、 (00011001)8421
D、 (01001100)余3码
参考资料【 】
10、【多选题】下列编码中，属于有权码的是( )。
A、8421BCD码
B、 余3码
C、 5421BCD码
D、 2421BCD码
参考资料【 】
11、【判断题】奇偶校验码只能发现错误，不能纠正错误。
A、正确
B、错误
参考资料【 】
12、【判断题】余3码不是BCD码
A、正确
B、错误
参考资料【 】
13、【填空题】有一数码10010101，作为8421BCD码时，它相当于十进制数________。
A、
参考资料【 】
逻辑代数中的逻辑运算-测验
1、【单选题】下面不属于基本逻辑运算的是（ ）
A、与运算
B、或运算
C、非运算
D、与或非运算
参考资料【 】
2、【单选题】
A、
B、
C、
D、
参考资料【 】
3、【单选题】
A、
B、
C、
D、
参考资料【 】
4、【单选题】
A、
B、
C、
D、
参考资料【 】
5、【单选题】
A、
B、
C、
D、
参考资料【 】
6、【单选题】相同为“0”不同为“1”它的逻辑关系是（）
A、或逻辑
B、与逻辑
C、异或逻辑
D、同或逻辑
参考资料【 】
7、【判断题】逻辑变量的取值，1比0大。（       ）
A、正确
B、错误
参考资料【 】
8、【填空题】
A、
参考资料【 】
9、【填空题】
A、
参考资料【 】
10、【填空题】51个“1”连续进行异或运算，其结果是() 。
A、
参考资料【 】
逻辑函数的描述方法测验
1、【填空题】逻辑函数常用的表示方法有()
A、
参考资料【 】
逻辑代数的基本公式测验
1、【单选题】下列逻辑表达式中，正确的是（ ）
A、
B、
C、
D、
参考资料【 】
2、【单选题】使与或非式一定为0的变量取值组合为（）
A、A＝0,BC＝1
B、BC＝1,D＝1
C、C＝1,D＝0
D、B＝1,C＝1
参考资料【 】
3、【判断题】若A=B，则AB=A ( )
A、正确
B、错误
参考资料【 】
4、【判断题】若A+B=A+C，则B=C ( )
A、正确
B、错误
参考资料【 】
5、【判断题】若A=B，则AC=BC
A、正确
B、错误
参考资料【 】
逻辑代数的基本规则测验
1、【单选题】的对偶式是（）
A、
B、
C、
D、
参考资料【 】
2、【单选题】的反函数表达式是（）
A、
B、
C、
D、
参考资料【 】
3、【单选题】的反函数表达式是（）
A、
B、
C、
D、
参考资料【 】
4、【单选题】的对偶式是（）
A、
B、
C、
D、
参考资料【 】
5、【填空题】逻辑等式三个规则分别是（）（）（）
A、
参考资料【 】
第 4 讲 逻辑代数基本运算规则–单元作业
第 4 讲 逻辑代数基本运算规则–单元测验
1、【单选题】下列不属于基本逻辑关系是（）
A、与逻辑
B、或逻辑
C、非逻辑
D、异或逻辑
参考资料【 】
2、【单选题】逻辑函数的变量不可以表示（）
A、电压的高与低状态
B、真与美
C、开关的导通与断开
D、男与女
参考资料【 】
3、【多选题】描述逻辑函数关系的形式有（）
A、表达式
B、逻辑图
C、真值表
D、波形图
参考资料【 】
4、【多选题】与相等的有（）
A、
B、
C、
D、
参考资料【 】
5、【判断题】与逻辑、或逻辑、非逻辑是基本的逻辑关系
A、正确
B、错误
参考资料【 】
6、【判断题】与或非、与非、异或非是复合逻辑关系
A、正确
B、错误
参考资料【 】
7、【判断题】
A、正确
B、错误
参考资料【 】
8、【判断题】复合逻辑关系包括与或非·、与非·、或非、非等逻辑关系
A、正确
B、错误
参考资料【 】
9、【填空题】
A、
参考资料【 】
10、【填空题】
A、
参考资料【 】
逻辑函数的代数化简测验
1、【单选题】Y （A，B，C）=∑m（0，1，2，3）逻辑函数的化简式是（ ）
A、
B、
C、
D、
参考资料【 】
2、【单选题】已知逻辑函数,与其相等的函数为（）
A、
B、
C、
D、
参考资料【 】
第 5 讲 逻辑函数的代数法化简–单元作业
第 5 讲 逻辑函数的代数法化简–单元测验
1、【单选题】代数法化简逻辑函数的表达式，通常是（）
A、与或式
B、与或非
C、与非
D、或与非
参考资料【 】
2、【单选题】代数法化简
A、
B、
C、
D、
参考资料【 】
3、【单选题】化简逻辑函数
A、
B、
C、
D、
参考资料【 】
4、【单选题】化简函数
A、
B、
C、
D、
参考资料【 】
5、【多选题】证明两个逻辑函数相等的方法（）
A、通过分别计算两个逻辑函数真值表相同的方法；
B、通过分别化出两个函数的最简式相同来判断
C、通过分别画出两个逻辑函数的逻辑图相同来判断
D、在输入变量全部组合顺序相同的情况下，通过分别画出两个输出波形的输出值相同来判断
参考资料【 】
6、【多选题】函数的基本表达形式是（）
A、与或式
B、与非-与非式
C、或与式
D、或非-或非式
参考资料【 】
7、【判断题】逻辑函数的与或式一定是最简式
A、正确
B、错误
参考资料【 】
8、【判断题】逻辑函数的最简式一定是与或式
A、正确
B、错误
参考资料【 】
9、【判断题】逻辑函数的基本表达形式是与或式、或与式。
A、正确
B、错误
参考资料【 】
10、【填空题】
A、
参考资料【 】
11、【填空题】
A、
参考资料【 】
最小项与最小项表达式-测验
1、【单选题】逻辑函数的最小项表达式为（ ）
A、F=Σm（0、2、5、7）
B、
C、F=Σm（1、3、6）
D、F=Σm（0、1、2、6、7）
参考资料【 】
2、【单选题】 一个三变量逻辑函数，下列（　　）是其最小项之一A. ABC B.A+BC C. AB+C D.A+B+C
A、ABC
B、A+BC
C、AB+C
D、A+B+C
参考资料【 】
3、【判断题】一个逻辑函数的表达式不是唯一的，但其最小项表达式是唯一的。
A、正确
B、错误
参考资料【 】
4、【判断题】对于任意一个最小项，只有一组与之相对应的变量取值组合，使其值为1
A、正确
B、错误
参考资料【 】
5、【判断题】任意两个不同的最小项之积必为0
A、正确
B、错误
参考资料【 】
6、【判断题】n变量的每一个最小项都有n个相邻项。
A、正确
B、错误
参考资料【 】
7、【判断题】最小项表达式又称为标准与或式
A、正确
B、错误
参考资料【 】
8、【判断题】最小项编号与变量的顺序无关（ ）
A、正确
B、错误
参考资料【 】
9、【填空题】函数F（A,B,C)=Σm（0,2,4,6)在输入（ ）取值时，使F=0
A、
参考资料【 】
10、【填空题】（）个变量有个最小项。
A、
参考资料【 】
逻辑函数的卡诺图 测验
1、【多选题】卡诺图中具有逻辑相邻性的方格有（　　　）
A、位置相接
B、位置相对
C、位置相重
D、以上都不对
参考资料【 】
2、【多选题】通常逻辑函数的表示方法有（　　　）
A、真值表
B、表达式
C、逻辑图
D、卡诺图
参考资料【 】
3、【多选题】逻辑函数F＝AB＋AC＋BC的卡诺图表示正确的是（　　　）
A、
B、
C、
D、
参考资料【 】
4、【判断题】逻辑函数表达式中的最小项与卡诺图中的方格是一一对应的关系( )
A、正确
B、错误
参考资料【 】
5、【判断题】逻辑相邻的最小项可以消去互补变量
A、正确
B、错误
参考资料【 】
6、【判断题】逻辑函数的卡诺图表示是唯一的。
A、正确
B、错误
参考资料【 】
7、【填空题】卡诺图的每个小方格代表逻辑函数的一个（　　　　）
A、
参考资料【 】
8、【填空题】卡诺图中变量的取值必须按（　　　）排列
A、
参考资料【 】
9、【填空题】一个逻辑函数有3个变量，则卡诺图的小方格数为（　　）个
A、
参考资料【 】
10、【填空题】下面卡诺图对应的逻辑函数是（　　　　　）(用最小项编号表示）<img src="http://edu-image.nosdn.127.net/E29BC29492E6527BF135FF83D52AD649.png?imageView
A、
参考资料【 】
卡诺图化简 测验
1、【单选题】在四变量卡诺图中，逻辑上不相邻的一组最小项为（）
A、m9,m11
B、m4,m6
C、m0,m10
D、m5,m13
参考资料【 】
2、【单选题】逻辑函数,写成最小项之和的形式应F(A,B,C)=( )
A、Σm（1,2,3,7）
B、Σm（1,2,4,6）
C、Σm（1,2,4,7）
D、Σm（1,2,4）
参考资料【 】
3、【单选题】卡诺图如图所示（Φ为无关项），化简函数的最简与或表达式为（ ）
A、
B、
C、
D、
参考资料【 】
4、【单选题】逻辑函数F(A,B,C)=Σm（3,5,6,7）,化简为最简与或表达式为（ ）
A、A+B
B、BC+AC
C、C+AB
D、AB+AC+BC
参考资料【 】
5、【单选题】下列各式中，哪个是三变量 A、B、C 的最小项
A、A+B+C
B、AB
C、ABC
D、A+BC
参考资料【 】
6、【多选题】 卡诺图包围圈的规则
A、能大则大
B、能少则少
C、重复有新
D、一个不漏
参考资料【 】
7、【判断题】 任意N个卡诺图中的方格可以画成一个包围圈
A、正确
B、错误
参考资料【 】
8、【判断题】画包围圈只能包围卡诺图中的方格1
A、正确
B、错误
参考资料【 】
9、【判断题】逻辑函数的最小项表达式与逻辑函数的真值表具有一一对应关系
A、正确
B、错误
参考资料【 】
第 6 讲 逻辑函数的卡诺图化简–单元作业
门电路概述测验
1、【判断题】门电路是组合逻辑的单元电路
A、正确
B、错误
参考资料【 】
2、【判断题】逻辑1对应于高电平，对应于5V，逻辑0对应于低电平，对应于0V
A、正确
B、错误
参考资料【 】
3、【判断题】正逻辑就是用逻辑1表示高电平，逻辑0表示低电平
A、正确
B、错误
参考资料【 】
半导体器件的开关特性-测验
1、【判断题】二极管的具有单向导电性
A、正确
B、错误
参考资料【 】
2、【判断题】三极管有饱和、截止、放大三个工作区
A、正确
B、错误
参考资料【 】
分立元件门电路测验
1、【多选题】基本逻辑门电路包括（）。
A、与门
B、或门
C、非门
D、异或门
参考资料【 】
2、【多选题】复合逻辑门电路包括（）。
A、与非
B、或非
C、异或
D、或门
参考资料【 】
3、【判断题】逻辑门电路是数字系统的最小单元电路
A、正确
B、错误
参考资料【 】
第 7 讲 逻辑门基础–单元作业
第 7 讲 逻辑门基础–单元测试
1、【单选题】具有“有1出0、全0出1”功能的逻辑门是（）。
A、与非门
B、或非门
C、异或门
D、同或门
参考资料【 】
2、【单选题】具有“有0出1、全1出0”功能的逻辑门电路是（ ）。
A、或非门
B、与非门
C、与门
D、或门
参考资料【 】
3、【单选题】一个四输入的与非门，使其输出为0的输入变量取值组合有（ ）种。
A、15
B、1
C、3
D、7
参考资料【 】
4、【单选题】一个两输入端的门电路，当输入为1 0时，输出不是1的门电路为（ ）。
A、与非门
B、或门
C、或非门
D、异或门
参考资料【 】
5、【多选题】基本逻辑门电路有（）。
A、与门
B、或门
C、非门
D、与或非门
参考资料【 】
6、【多选题】属于复合逻辑门电路的是（）。
A、与或非
B、异或门
C、与门
D、与非门
参考资料【 】
7、【判断题】所有的集成逻辑门，其输入端子均为两个或两个以上。
A、正确
B、错误
参考资料【 】
8、【判断题】利用与门、或门、非门可以构成复合门。
A、正确
B、错误
参考资料【 】
9、【判断题】逻辑门电路是数字逻辑电路中的最基本单元。
A、正确
B、错误
参考资料【 】
10、【判断题】一个四输入的与非门，使其输出为1的输入变量取值组合有15种。
A、正确
B、错误
参考资料【 】
11、【填空题】如果需要实现逻辑关系，需要（）个2输入与门、一个2输入或门和一个非门组成
A、
参考资料【 】
12、【填空题】能够实现“有1出0、全0出1”功能的门电路是（）门。
A、
参考资料【 】
TTL集成门电路测验
1、【判断题】TTL与非门多余输入端可以接低电平。（       ）
A、正确
B、错误
参考资料【 】
2、【填空题】TTL与非门的uI≤UOFF时，与非门（），输出（） ，uI≥UON时，与非门 （），输出 （）      。
A、
参考资料【 】
3、【填空题】典型的TTL与非门电路使用的电源电压为（），其输出高电平为（），输出低电平为（）
A、
参考资料【 】
TTL集成门外特性-测验
1、【多选题】TTL集成门外特性包括（）。
A、电压传输特性
B、输入伏安特性
C、输入电阻特性
D、输出伏安特性
参考资料【 】
2、【判断题】TTL集成门电路输入端通过电阻接电源地，相当于接低电平
A、正确
B、错误
参考资料【 】
3、【判断题】TTL集成门电路输入端通过电阻接电压VCC，相当于接高电平
A、正确
B、错误
参考资料【 】
OC门及其应用测验
1、【单选题】采用OC门主要解决了（）
A、TTL门输出端不能相与的问题
B、TTL门输出端不能线与的问题
C、TTL门输出端不能相或的问题
D、TTL门输出端不能相异或的问题
参考资料【 】
2、【判断题】有些OC门能直接驱动小型继电器（）
A、正确
B、错误
参考资料【 】
3、【填空题】OC门称为（）.多个OC门输出端并接到一起可实现（）
A、
参考资料【 】
三态门及其应用测验
1、【单选题】三态门的三种输出状态是（）
A、低电平、高电平、饱和态
B、低电平、高电平、高阻态
C、高电平、高阻态、饱和态
D、低电平、高阻态、饱和态
参考资料【 】
2、【单选题】TTL三态门的输出级具有推拉式结构，输出阻抗较低，因而其速度比OC门（）
A、慢一些
B、快一些
C、快得多
D、慢得多
参考资料【 】
3、【判断题】三态门有高电平和低电平二种状态。( )
A、正确
B、错误
参考资料【 】
第 8 讲 TTL集成门电路–单元作业
第 8 讲 TTL集成门电路–单元测验
1、【单选题】TTL电路的电源电压为（ ）V。
A、－5V~＋5V
B、3~18V
C、5~15V
D、＋5V
参考资料【 】
2、【单选题】若将一个TTL异或门当做反相器使用，则异或门的A和B输入端应：（ ）。
A、B输入端接高电平，A输入端做为反相器输入端
B、B输入端接低电平，A输入端做为反相器输入端
C、A、B两个输入端并联，做为反相器的输入端
D、不能实现
参考资料【 】
3、【单选题】（ ）的输出端可以直接并接在一起，实现“线与”逻辑功能。
A、TTL与非门
B、三态门
C、OC门
D、异或门
参考资料【 】
4、【单选题】（ ）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。
A、三态门
B、TTL与非门
C、异或门
D、OC门
参考资料【 】
5、【多选题】OC门能够实现（）功能
A、线与
B、电平转换
C、降低功耗
D、提高速度
参考资料【 】
6、【判断题】TTL OC门可以实现“线与”逻辑功能
A、正确
B、错误
参考资料【 】
7、【判断题】TTL集成电路与非门，其闲置输入端不可以悬空处理。
A、正确
B、错误
参考资料【 】
8、【判断题】74LS 系列产品是TTL集成电路的主流，应用最为广泛。
A、正确
B、错误
参考资料【 】
9、【判断题】74LS系列集成电路属于TTL型。
A、正确
B、错误
参考资料【 】
10、【判断题】OC门可以不仅能够实现“总线”结构，还可构成与或非逻辑。
A、正确
B、错误
参考资料【 】
11、【判断题】TTL电路的带负载能力用扇出系数来表示，扇出系数表示集成电路带门电路的个数多少。
A、正确
B、错误
参考资料【 】
12、【填空题】集成电极开路的TTL与非门又称为（）门。
A、
参考资料【 】
CMOS反相器电路及其特性测验
1、【单选题】CMOS反相器电路是由（）各一个器件构成的
A、增强型PMOS工作管和耗尽型NMOS负载管
B、增强型NMOS管和耗尽型PMOS管
C、增强型NMOS工作管和增强型PMOS负载管
D、增强型PMOS管和耗尽型NMOS管
参考资料【 】
2、【判断题】CMOS反相器比TTL非门低功耗
A、正确
B、错误
参考资料【 】
其他典型CMOS集成门电路测验
1、【单选题】对CMOS与非门电路，其多余输入端正确处理方法是（）
A、通过大电阻接地
B、通过小电阻接地
C、悬空
D、通过电阻接VCC
参考资料【 】
2、【判断题】CMOS集成门多余输入端可以悬空
A、正确
B、错误
参考资料【 】
TTL电路与CMOS电路的接口-测验
1、【多选题】TTL电路与CMOS电路相连，需要考虑（）。
A、电平匹配
B、电流匹配
C、电阻匹配
D、功率匹配
参考资料【 】
2、【多选题】TTL电路驱动CMOS电路，可以采用（）。
A、外加上拉电阻
B、晶体三极管驱动
C、外加下拉电阻
D、二极管驱动
参考资料【 】
门电路使用注意事项-测验
1、【判断题】CMOS电路多余输入端悬空相当于输入高电平
A、正确
B、错误
参考资料【 】
2、【判断题】TTL电路多余输入端悬空相当于输入高电平
A、正确
B、错误
参考资料【 】
3、【判断题】TTL电路多余输入端可以悬空
A、正确
B、错误
参考资料【 】
第 9 讲 MOS集成门电路–单元作业
第 9 讲 MOS集成门电路–单元测试
1、【单选题】集成CMOS与非门多余输入端可以接（）。
A、电源正端
B、电源地
C、通过电阻接地
D、悬空
参考资料【 】
2、【单选题】CMOS电路的电源电压范围较大，大约在（ ）。
A、－5V~＋5V
B、3~18V
C、5~15V
D、＋5V
参考资料【 】
3、【多选题】CMOS集成电路包含（）管。
A、PMOS
B、MOS
C、TTL
D、NMOS
参考资料【 】
4、【多选题】CMOS集成电路与TTL集成电路相比，具有（）优点。
A、工作电压范围宽
B、功耗低
C、带负载能力强
D、速度快
E、抗干扰能力强
参考资料【 】
5、【多选题】集成CMOS或非门电路多余输入端应该（）。
A、低电平
B、高电平
C、通过1K电阻接地
D、通过1K电阻接电源正
参考资料【 】
6、【判断题】TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理
A、正确
B、错误
参考资料【 】
7、【判断题】CMOS电路的带负载能力和抗干扰能力均比TTL电路强
A、正确
B、错误
参考资料【 】
8、【判断题】集成CMOS电路的多余输入端可以悬空，相当于接高电平。
A、正确
B、错误
参考资料【 】
9、【填空题】集成CMOS与门电路多余输入端应该接（）电平。
A、
参考资料【 】
10、【填空题】CMOS集成电路与TTL集成电路相比，最突出的优点是（）。
A、
参考资料【 】
组合逻辑电路分析测验
1、【单选题】1、电路如图所示，输出端L的表达式为（ ）。
A、
B、
C、
D、
参考资料【 】
2、【单选题】2、分析下图所示电路，输出函数F的表达式为（ ）。
A、
B、
C、
D、
参考资料【 】
3、【判断题】组合逻辑电路的输出与输入的关系可用真值表和逻辑函数描述。（ ）
A、正确
B、错误
参考资料【 】
组合逻辑设计随堂测验
1、【单选题】下图中，A、B为某逻辑电路的输入波形，Y为输出波形，则该逻辑电路为（ ）。<img src="http://edu-image.nosdn.127.net/2D66FBC63582A2D02AEAE13D4E3BF252.png?imageView
A、与门
B、与非门
C、同或门
D、或非门
参考资料【 】
2、【单选题】设计一个裁判表决电路。裁判组由三个人组成：主裁判A、副裁判B和C。在判定一次比赛的结果时必须按照如下原则：只有当两个或两个以上裁判支持，并且其中有一个为主裁判时，比赛结果的裁决才有效。令A、B、C为1表示支持，为0表示反对。裁决Y为1表示有效，为0表示无效。下列表达式中能够实现该电路功能的是（ ）。
A、A+BC
B、A+B+C
C、AB+AC
D、ABC
参考资料【 】
3、【判断题】组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。（ ）
A、正确
B、错误
参考资料【 】
组合逻辑电路中的竞争与险象随堂测验
1、【单选题】请问如下图所示组合逻辑电路，下述描述错误的是（ ）。<img src="http://edu-image.nosdn.127.net/A2A4AA18351189EB04844F7E3C7D5BA5.png?imageView
A、该电路会发生险象。
B、该电路当A=C=0时会发生险象。
C、该电路会发生“0”型险象。
D、该电路可以通过增加冗余项（A+C）消除险象。
参考资料【 】
2、【多选题】组合逻辑电路消除竞争冒险的方法有 。
A、修改逻辑设计
B、在输出端接入滤波电容
C、后级加缓冲电路
D、屏蔽输入信号的尖峰干扰
参考资料【 】
3、【判断题】逻辑冒险不可以通过修改逻辑设计来消除。（ ）
A、正确
B、错误
参考资料【 】
组合逻辑电路的分析与设计方法-单元作业
组合逻辑电路的分析与设计方法- 单元测验
1、【单选题】用与非门和非门设计一个三位的偶校验器，即当三位数中有偶数个1时输出为1，否则为0。设三个输入分别为A、B、C，输出为F，则输出信号F的表达式为（ ）。
A、
B、
C、
D、
参考资料【 】
2、【单选题】关于下面图示电路的功能，描述正确的是（ ）。<img src="http://edu-image.nosdn.127.net/41BCBFF4D1BB8F71CD9F1C6446BABEA3.png?imageView
A、输入变量ABC中只要有1个变量取值为1，输出为1。
B、输入变量ABC中只要有2个或2个以上的变量取值为0，输出为1。
C、输入变量ABC中只要有2个或2个以上的变量取值相同，输出为1。
D、当输入变量ABC中3个变量的取值相同，输出为1。
参考资料【 】
3、【单选题】对于下图所示电路，如果改用异或门实现该电路功能，至少需要（ ）个2输入的异或门。
A、1
B、2
C、3
D、4
参考资料【 】
4、【单选题】对应逻辑电路可能产生险象的表达式是（ ）
A、
B、
C、
D、
参考资料【 】
5、【单选题】下图所示组合逻辑电路，其功能是（ ）。<img src="http://edu-image.nosdn.127.net/197116427FBB62570B8A9468042263E1.png?imageView
A、8421码转余3码
B、8421码转2421码
C、二进制码转格雷码
D、二进制码转8421码
参考资料【 】
6、【单选题】如图所示电路中，Y(A,B,C,D)的最小项表达式是（ ）。
A、Y=Σm(1,2,3,4)
B、Y=Σm(0,1,2,3,4)
C、Y=Σm(5,6,7)
D、Y=Σm(3,5,6,7)
参考资料【 】
7、【单选题】TTL电路下图所示，输出能够实现 的电路是（ ）。
A、A（上拉电阻合适）
B、B
C、C
D、D
E、E
参考资料【 】
8、【多选题】组合逻辑电路输出和输入的关系可用（ ）表示。
A、 真值表
B、 状态表
C、 状态图
D、 逻辑表达式
参考资料【 】
9、【多选题】函数，当变量的取值为 时，将出现冒险现象。
A、B=C=1
B、B=C=0
C、A=1，C=0
D、A=0，B=0
参考资料【 】
10、【多选题】下列哪些是组合逻辑电路设计的步骤？（ ）
A、根据所选择的门类型，变换并化简逻辑表达式
B、列出逻辑函数表达式
C、按照工程实际要求，列出电路真值表
D、画出逻辑电路
参考资料【 】
11、【判断题】常用的消除组合逻辑电路中竞争冒险的方法有三种：发现并消除可能出现的互补变量运算、增加选通控制信号和使用滤波电路。（ ）
A、正确
B、错误
参考资料【 】
12、【判断题】组合逻辑电路通常由逻辑门和触发器组合而成。（ ）
A、正确
B、错误
参考资料【 】
13、【判断题】由逻辑门构成的电路是组合逻辑电路。
A、正确
B、错误
参考资料【 】
14、【填空题】组合逻辑电路在任意时刻的稳定输出信号取决于 。
A、
参考资料【 】
15、【填空题】组合逻辑电路的输出只与当时的 状态有关，而与电路 的输入状态无关。它的基本单元电路是 。（资料之间以逗号分开）
A、
参考资料【 】
编码器随堂测验
1、【单选题】若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ ）
A、5
B、6
C、10
D、50
参考资料【 】
2、【判断题】具有互相排斥输入条件的编码器可以允许多个输入信号同时有效。
A、正确
B、错误
参考资料【 】
MSI编码器及其应用-测验
1、【多选题】编码器按照功能分为（）
A、一般编码器
B、优先编码器
C、集成编码器
D、分立编码器
参考资料【 】
2、【判断题】74148集成编码器属于反码输出。
A、正确
B、错误
参考资料【 】
编码器-单元作业
编码器-单元测验
1、【单选题】10线-4线优先编码器74LS147是高位优先编码电路（优先级最高），74LS147正常工作时，若输入信号，则输出为（ ）。
A、0110
B、1001
C、1111
D、0000
参考资料【 】
2、【单选题】设计一个对1000个符号进行二进制编码，则至少要（ ）位二进制数码。
A、3
B、10
C、1000
D、11
参考资料【 】
3、【单选题】8线—3线优先编码器的输入为 ，当优先级别最高的有效时，其输出的值是 。
A、111
B、000
C、010
D、101
参考资料【 】
4、【单选题】 电路在任何时刻只能有一个输入端有效。
A、 二进制译码器
B、 普通二进制编码器
C、 七段显示译码器
D、 优先编码器
参考资料【 】
5、【单选题】对于8线-3线优先编码器,下面说法正确的是( )。
A、有8根输入线，3根输出线
B、有8根输入线，8根输出线
C、有3根输入线，3根输出线
D、有3根输入线，8根输出线
参考资料【 】
6、【单选题】8线－3线优先编码器74LS148接通电源后，其选通输出端输出低电平，则其原因可能是（ ）
A、电源有问题
B、无有效编码输入
C、选通输入端没有接地
D、扩展端没有接高电平
参考资料【 】
7、【单选题】8线－3线优先编码器74LS148接通电源后，无论编码输入怎样变化，所有输出均被封锁在高电平，则其原因可能是：（ ）
A、电源有问题
B、编码输入无效
C、选通输入端没有接地
D、扩展端没有接地
参考资料【 】
8、【判断题】普通编码器的2个或2个以上的输入同时为有效信号时，输出将出现错误编码。（ ）
A、正确
B、错误
参考资料【 】
9、【判断题】当2个或2个以上的输入同时为有效信号时，优先编码器将只对优先级别高的输入进行编码。（ ）
A、正确
B、错误
参考资料【 】
10、【判断题】编码器在任何时刻只能对一个输入信号进行编码。（ ）
A、正确
B、错误
参考资料【 】
11、【填空题】8线－3线优先编码器74LS148接通电源后，若编码信号输入从~依次为01000101，则其编码输出为 。
A、
参考资料【 】
12、【填空题】优先编码器的特点是允许同时输入多个编码信号，但只对其中 的信号进行编码。
A、
参考资料【 】
变量译码器随堂测验
1、【单选题】为了使74LS138正常工作，使能输入端、和的电平应是（ ）。
A、111
B、110
C、011
D、100
参考资料【 】
2、【判断题】二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
A、正确
B、错误
参考资料【 】
3、【填空题】2线-4线二进制译码器的功能表如下表所示，欲将其改为四路分配器使用，应将使能端EI接 端，而输入端A、B作为 端。（资料以逗号分开）<img src="http://edu-image.nosdn.127.net/ADB3304D0B6CD3C8647195043A96C825.png?imageView
A、
参考资料【 】
二-十进制译码器随堂测验
1、【单选题】一位8421BCD码译码器的数据输入线与译码输出线的组合是（ ）
A、4:6
B、2:4
C、4:10
D、1:10
参考资料【 】
2、【判断题】74LS42译码器采用部分译码方式
A、正确
B、错误
参考资料【 】
3、【填空题】二-十进制译码器的输出可以采用 方式和 方式实现
A、
参考资料【 】
显示译码器随堂测验
1、【判断题】数字式显示电路主要由译码器、驱动器电路和显示器三部分组成。译码器电路要将二进制数码转换成数码管能够接收的控制信号，驱动电路的作用是加大这一控制信号，显示器显示十进制数字或其他字符。
A、正确
B、错误
参考资料【 】
2、【判断题】共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
A、正确
B、错误
参考资料【 】
3、【填空题】共阴LED数码管应与输出 电平有效的译码器匹配，而共阳LED数码管应与输出 电平有效的译码器匹配。（资料之间以逗号分开）
A、
参考资料【 】
译码器-单元作业
译码器-单元测验
1、【单选题】已知74LS138译码器的输入三个使能端，地址码A2A1A0=011时，则输出 Y7 ～Y0是( ) 。
A、11111101
B、10111111
C、 11110111
D、 11111111
参考资料【 】
2、【单选题】一个译码器若有100个译码输出端，则译码器地址输入端至少有（ ）个。
A、100
B、6
C、7
D、8
参考资料【 】
3、【单选题】用3-8线译码器74HC138可以构成6-64线译码器，需要（ ）片74HC138。
A、10
B、9
C、8
D、7
参考资料【 】
4、【单选题】4位输入的二进制译码器，其输出应有（ ）位。
A、1
B、4
C、8
D、16
参考资料【 】
5、【单选题】假设一低电平输出有效的四位二进制译码器的输入和输出信号分别为ABCD和,该译码器正常工作时，若ABCD=0110，则输出=（ ）
A、Z
B、0
C、1
D、X
参考资料【 】
6、【单选题】多路数据分配器可以直接由（ ）来实现。
A、编码器
B、多路数据选择器
C、译码器
D、多位加法器
参考资料【 】
7、【单选题】4线-10线译码器输出状态只有F2=0，其余输出端都为1，则它的输入状态应取（ ）
A、1000
B、0100
C、0010
D、0001
参考资料【 】
8、【多选题】下列芯片属于译码器的芯片是（ ）
A、74LS148
B、74LS138
C、74LS48
D、74LS42
参考资料【 】
9、【多选题】下列可以作为数据分配器的有（ ）。
A、74LS138
B、74LS48
C、74LS148
D、74LS139
参考资料【 】
10、【判断题】译码器实现组合逻辑函数时，依据的是逻辑函数的最简与或表达式。（ ）
A、正确
B、错误
参考资料【 】
11、【判断题】一个n位的二进制译码器有个输出端。（ ）
A、正确
B、错误
参考资料【 】
12、【判断题】译码器，顾名思义就是把高低电平信号翻译成二进制代码。
A、正确
B、错误
参考资料【 】
13、【判断题】判断实现函数图示电路接法的对错。
A、正确
B、错误
参考资料【 】
14、【判断题】二进制译码器的每一个输出信号就是输入变量的一个最小项。（ ）
A、正确
B、错误
参考资料【 】
15、【填空题】 是编码的逆过程。
A、
参考资料【 】
16、【填空题】用译码器来实现计算机输入/输出接口地址译码电路时，若所采用的译码器有3位地址码，则最多能控制 台输入/输出设备。
A、
参考资料【 】
数据分配器与数据选择器随堂测验
1、【单选题】一个十六路数据选择器，其地址输入（选择控制端输入）端有 个。
A、2
B、4
C、8
D、16
参考资料【 】
2、【单选题】八路数据分配器，其数据输入端有 个。
A、1
B、2
C、4
D、8
参考资料【 】
3、【判断题】能将一个数据,根据需要传送到多个输出端的任何一个输出端的电路,称为数据选择器。（ ）
A、正确
B、错误
参考资料【 】
MSI数据选择器及其应用随堂测验
1、【单选题】四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= 。
A、
B、
C、
D、
参考资料【 】
2、【单选题】用4选1数据选择器实现两个三变量的逻辑函数F，最少需要 个4选1数据选择器。
A、4
B、3
C、2
D、1
参考资料【 】
3、【判断题】数据分配器与数据选择器的功能相反,它能将一个数据分配到许多通道电路中。
A、正确
B、错误
参考资料【 】
第13讲 分配器和选择器-单元作业
第13讲 分配器和选择器-单元测验
1、【单选题】用四选一数据选择器实现函数，应使（ ）。
A、D0=D1=0,D2=D3=1
B、D0=D1=1,D2=D3=0
C、D0=D2=0,D1=D3=1
D、D0=D2=1,D1=D3=0
参考资料【 】
2、【单选题】多路数据分配器可以直接由（ ）来实现。
A、编码器
B、多路数据选择器
C、译码器
D、多位加法器
参考资料【 】
3、【单选题】实现多输入、单输出逻辑函数,应选( )。
A、数据分配器
B、译码器
C、编码器
D、数据选择器
参考资料【 】
4、【单选题】实现单输入、多输出逻辑函数,应选( )。
A、编码器
B、译码器
C、数据分配器
D、数据选择器
参考资料【 】
5、【单选题】1路-4路数据分配器有( )。
A、四个数据输入端，两个选择控制端，一个数据输出端
B、四个数据输入端，一个选择控制端，一个数据输出端
C、一个数据输入端，两个选择控制端，四个数据输出端
D、一个数据输入端，一个选择控制端，四个数据输出端
参考资料【 】
6、【单选题】已知用8选1数据选择器74LS151构成的逻辑电路如下图所示，则输出F的最简“与或”逻辑函数表达式是（ ）<img src="http://edu-image.nosdn.127.net/5120F40B079AD3F561A20EE54980D5D3.png?imageView
A、
B、F=
C、
D、
参考资料【 】
7、【多选题】以下电路中，加以适当辅助门电路， 适于实现单输出组合逻辑电路。
A、二进制译码器
B、数据选择器
C、优先编码器
D、显示译码器
参考资料【 】
8、【多选题】在下列逻辑电路中，属于组合逻辑电路的有 。
A、译码器
B、编码器
C、寄存器
D、数据选择器
参考资料【 】
9、【判断题】利用数据选择器可以实现数据分配器的功能。
A、正确
B、错误
参考资料【 】
10、【判断题】 数据选择器和数据分配器的功能正好相反，互为逆过程。
A、正确
B、错误
参考资料【 】
11、【判断题】数据选择器又称为多路选择器或多路开关电路，这种电路就相当于一个单刀单掷选择开关电路，当有控制信号时，该选择器处于接通状态，传输数据，相当于开关的接通状态。当没有控制信号时，该选择器处于断开状态，此时不能传输数据。
A、正确
B、错误
参考资料【 】
12、【填空题】数据选择器是在选择信号的作用下,从______中选择某一数据或一个数据作为输出的组合逻辑电路。
A、
参考资料【 】
13、【填空题】只用4选1数据选择器扩展形成16选1数据选择器，需要 个4选1数据选择器
A、
参考资料【 】
14、【填空题】一个32选1数据选择器有 个地址输入信号
A、
参考资料【 】
加法器随堂测验
1、【单选题】全加器的本位和输出与输入的函数关系为 。
A、与
B、或
C、 异或
D、 同或
参考资料【 】
2、【判断题】实现两个一位二进制数相加的电路叫全加器。（ ）
A、正确
B、错误
参考资料【 】
3、【填空题】对两个加数A和B进行半加，产生的向高位的进位信号C的表达式为C=（ ）
A、
参考资料【 】
第14讲 加法器-单元作业
第14讲 加法器-单元测验
1、【单选题】某组合逻辑电路的输入（A、B、C）输出波形（X、Y）如下图所示，则其逻辑功能是（ ）
A、编码器
B、半加器
C、全加器
D、译码器
参考资料【 】
2、【单选题】四位超前进位加法器74LS283提高了工作速度，原因在于（ ）
A、各位的进位是依次传递的
B、它是四位串行进位加法器
C、内部具有四个全加器
D、各位的进位是同时传递的
参考资料【 】
3、【单选题】下图所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的CoS3S2S1S0结果是（ ）
A、11000
B、11001
C、10110
D、10101
参考资料【 】
4、【单选题】半加器的进位输出端与输入端的逻辑关系是（ ）
A、与非
B、或非
C、与
D、异或
参考资料【 】
5、【单选题】在下列逻辑电路中，不是组合逻辑电路的有（ ）
A、译码器
B、编码器
C、全加器
D、计数器
参考资料【 】
6、【单选题】串行加法器的进位信号采用（　）传递，并行加法器的进位信号采用（　）传递
A、超前，逐位
B、逐位，超前
C、逐位，逐位
D、超前，超前
参考资料【 】
7、【单选题】用n个一位全加器串接起来，构成的n位加法器的优、缺点是（ ）
A、电路简单，运行速度快
B、电路复杂，运行速度快
C、电路简单，运行速度慢
D、电路复杂，运行速度慢
参考资料【 】
8、【多选题】利用四位二进制加法器74LS283可以实现 ( )的逻辑功能。
A、加法
B、减法
C、8421BCD码转换为余3码
D、余3码转换为8421BCD码
参考资料【 】
9、【多选题】下列哪些是加法器？（ ）
A、74LS183
B、74LS138
C、74LS283
D、74LS148
参考资料【 】
10、【判断题】串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。（ ）
A、正确
B、错误
参考资料【 】
11、【判断题】实现两个一位二进制数和来自低位的进位相加的电路叫全加器。（ ）
A、正确
B、错误
参考资料【 】
12、【判断题】加法器可以实现减法运算。（ ）
A、正确
B、错误
参考资料【 】
13、【判断题】四个全加器可以组成一个串行进位的四位数加法器（ ）
A、正确
B、错误
参考资料【 】
14、【填空题】两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化为若干步 运算和移位进行的。
A、
参考资料【 】
15、【填空题】由加法器构成的代码变换电路如下图所示。若输入信号b3、b2、b1、b0为8421BCD码，则输出端S3、S2、S1、S0是 代码。
A、
参考资料【 】
数值比较器及其应用-测验
1、【单选题】用两片4位比较器74LS85串联接成8位数值比较器时，低位片中的LA＞B、LA＜B、LA=B所接的电平应为（ ）。
A、111
B、100
C、001
D、110
参考资料【 】
2、【判断题】比较两个1位二进制数A和B大小的1位数值比较器中，其输出的表达式为
A、正确
B、错误
参考资料【 】
3、【判断题】数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的。
A、正确
B、错误
参考资料【 】
第15讲 数值比较器-单元作业
第15讲 数值比较器-单元测验
1、【单选题】采用4位比较器74LS85对两个四位二进制数进行比较时，先比较（ ）位。
A、次高
B、最高
C、最低
D、次低
参考资料【 】
2、【单选题】分析下图所示的组合电路，输出函数表达式和电路的逻辑功能为（ ）
A、
B、
C、
D、
参考资料【 】
3、【单选题】用图(a)所示电路与图b所示集成四位数码比较器构成一个五位数码比较器，L、 Q、 G分别接到74LS85的串行输入端 、 、 。
A、A>B;A<B;A=B
B、A<B;A>B;A=B
C、A>B;A=B;A<B
D、A<B;A=B;A>B
参考资料【 】
4、【单选题】欲设计一个8位数值比较器，需要（ ）位数据输入及3位输出信号。
A、16
B、12
C、10
D、8
参考资料【 】
5、【单选题】下列叙述错误的是：（ ）
A、数值比较器可以比较数字大小
B、译码器也可以当做数据分配器使用
C、编码器可分为普通编码器和优先编码器
D、实现两个一位二进制数相加的电路叫全加器
参考资料【 】
6、【单选题】74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端ab，ab，a=b应为：（ ）
A、a<b接地，a>b接地，a=b接地
B、a<b接高电平，a>b接高电平，a=b接高电平
C、a<b接高电平，a>b接高电平，a=b接地
D、a<b接地，a>b接地，a=b接高电平
参考资料【 】
7、【多选题】用比较器的相等输出端，可以用于下列哪些功能应用（ ）
A、两组数小于的判断
B、数字电子锁
C、不相等条件的判断
D、不相等条件的判断
参考资料【 】
8、【多选题】在下列逻辑电路中，是组合逻辑电路的有（ ）
A、编码器
B、译码器
C、数值比较器
D、数据选择器
参考资料【 】
9、【多选题】下列（ ）从功能上说属于一对反操作。
A、译码器和编码器
B、译码器和数据选择器
C、译码器和数据分配器
D、数据选择器和数据分配器
参考资料【 】
10、【判断题】数值比较器一般仅能比较两个数值是否相等。
A、正确
B、错误
参考资料【 】
11、【判断题】数值比较器的串行级联扩展法结构简单，但运算速度通常比并联扩展方式低。
A、正确
B、错误
参考资料【 】
12、【填空题】数值比较器的扩展使用时，如需有较高的运算速度，则需采用 扩展方式。
A、
参考资料【 】
13、【填空题】采用并行连接的方式进行数值比较器的扩展时，其特点是：电路结构（ ），工作速度（ ）。（资料请用，隔开）
A、
参考资料【 】
触发器概述-测试
1、【单选题】或非门构成的基本RS触发器的输入/S=1、/R=0，当输入/S变为0时，触发器的输出将会（）。
A、置位
B、复位
C、不变
D、翻转
参考资料【 】
2、【单选题】低电平有效的与非门构成的基本RS触发器的约束条件是（）。
A、/S+/R=0
B、/S+/R=1
C、/S/R=0
D、/S/R=1
参考资料【 】
3、【多选题】基本RS触发器具有（）功能
A、置0
B、置1
C、翻转
D、保持
参考资料【 】
4、【判断题】由与非门构成的基本RS触发器不允许同时出现/R/S=1的情况
A、正确
B、错误
参考资料【 】
5、【填空题】触发器有两个互补的输出端（Q）和（Q非）端，触发器的状态指的是______端的状态.（选填：Q、Q非）
A、
参考资料【 】
6、【填空题】触发器的现态表示为________。（选填：Qn、Qn+1）
A、
参考资料【 】
基本RS触发器工作原理-测试
1、【单选题】用与非门构成的基本RS触发器处于1状态时，其输入信号/R/S应为( )，“/R”和”/S“表示低电平有效
A、/R/S=00
B、/R/S=10
C、/R/S=01
D、/R/S=11
参考资料【 】
2、【单选题】与非门构成的基本RS触发器的输入/S=0，/R=0时，其输出状态为（）。，“/R”和”/S“表示低电平有效
A、Q=0，/Q=1
B、Q=1，/Q=0
C、Q=1，/Q=1
D、Q=0，/Q=0
参考资料【 】
3、【单选题】触发器是由逻辑门电路组成，所以它的功能特点是（ ）
A、和逻辑门电路功能相同
B、它有记忆功能
C、没有记忆功能
D、全部是由门电路组成的
参考资料【 】
4、【单选题】激励信号有约束条件的触发器是（ ）
A、ＲＳ触发器
B、Ｄ触发器
C、ＪＫ触发器
D、Ｔ触发器
参考资料【 】
5、【单选题】基本RS触发器在触发脉冲消失后，输出状态将（ ）
A、随之消失
B、发生翻转
C、恢复原态
D、保持现态
参考资料【 】
基本RS触发器描述方法-测试
1、【单选题】N个触发器可以构成能寄存( )位二进制数码的寄存器
A、N-1
B、N
C、N+1
D、2N
参考资料【 】
2、【单选题】存储8位二进制信息要（ ）个触发器。
A、2
B、3
C、4
D、8
参考资料【 】
3、【单选题】下列触发器中，没有约束条件的是( )
A、基本RS触发器
B、主从RS触发器
C、同步RS触发器
D、边沿D触发器
参考资料【 】
4、【单选题】下图所示由与非门构成的基本RS触发器，当/S为高电平输入，/R也为高电平输入，则Q、/Q状态是()
A、Q＝0、/Q＝1
B、Q不变、/Q不变
C、Q＝1、/Q＝0
D、Q不定、/Q不定
参考资料【 】
5、【单选题】与非门构成的基本RS触发器，当/S＝0、/R＝1时，触发器处于( )
A、原状态
B、0状态
C、1状态
D、状态不确定
参考资料【 】
6、【单选题】触发器与组合逻辑电路比较
A、两者都有记忆能力
B、只有组合逻辑电路有记忆功能
C、只有触发器具有记忆能力
D、两者都没有记忆能力
参考资料【 】
第16讲 基本RS触发器-单元作业
第16讲 基本RS触发器-单元测试
1、【单选题】对于触发器和组合逻辑电路，以下（    ）的说法是正确的。
A、两者都有记忆能力
B、两者都无记忆能力
C、只有组合逻辑电路有记忆能力
D、只有触发器有记忆能力
参考资料【 】
2、【单选题】用与非门构成的，输入信号高电平有效的基本RS触发器，当输入信号S= 0、R= 1  时，其逻辑功能为(        ) 
A、置1
B、置0
C、保持
D、不定
参考资料【 】
3、【单选题】下列触发器中，输入信号直接控制输出状态的是（    ）
A、基本RS触发器
B、钟控RS触发器
C、主从JK触发器
D、维持阻塞D触发器
参考资料【 】
4、【单选题】输入信号高电平有效的 RS触发器中，不允许的输入是（       ）
A、RS=00
B、RS=01
C、RS=10
D、RS=11
参考资料【 】
5、【判断题】触发器有两个稳定状态，一个是现态，一个是次态。
A、正确
B、错误
参考资料【 】
6、【判断题】触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。
A、正确
B、错误
参考资料【 】
7、【判断题】同一逻辑功能的触发器，其电路结构一定相同。
A、正确
B、错误
参考资料【 】
8、【填空题】触发器具有（ ）个稳定状态
A、
参考资料【 】
9、【填空题】在基本RS触发器中，输入端DR或/DR能使触发器处于( )状态
A、
参考资料【 】
10、【填空题】在基本RS触发器中，输入端DS或/DS能使触发器处于( )状态
A、
参考资料【 】
同步触发器的电路结构及动作特点-测试
1、【单选题】一个触发器可记录一位二进制代码，它有（ ）个稳态。
A、0
B、1
C、2
D、3
参考资料【 】
2、【单选题】.触发器是一种（      ）
A、单稳态电路
B、双稳态电路
C、三稳态电路
D、无稳态电路
参考资料【 】
3、【单选题】时钟触发器产生空翻现象的原因是因为采用了（        ）
A、主从触发方式
B、上升沿触发方式
C、下降沿触发方式
D、电位触发方式
参考资料【 】
4、【单选题】在下列触发器中，有约束条件的是（ ）
A、主从JK触发器
B、主从D触发器
C、同步RS触发器
D、边沿D触发器
参考资料【 】
5、【单选题】同步触发器根据输入信号，发生翻转是在钟脉冲CP的（    ）
A、低电平期间
B、高电平期间
C、上升沿时刻
D、下降沿时刻
参考资料【 】
6、【单选题】抗干扰能力较差的触发方式是（    ）
A、同步触发
B、上升沿触发
C、下降沿触发
D、主从触发
参考资料【 】
7、【单选题】触发器连接成计数器时，产生空翻的触发器是（    ）
A、主从JK触发器
B、同步RS触发器
C、边沿型JK触发器
D、主从D触发器
参考资料【 】
8、【判断题】同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
A、正确
B、错误
参考资料【 】
9、【判断题】同一逻辑功能的触发器,其电路结构一定相同。
A、正确
B、错误
参考资料【 】
10、【填空题】同步式触发器的状态会随输入信号的改变而多次翻转，这种现象称为
A、
参考资料【 】
主从触发器（一）-测试
1、【单选题】主从RS触发器产生翻转是在时钟脉冲的（    ）。
A、高电平期间
B、低电平期间
C、上升沿时刻
D、下降沿时刻
参考资料【 】
2、【填空题】主从R-S触发器的工作特点是：在时钟信号（ ）接收输入信号。
A、
参考资料【 】
3、【填空题】主从R-S触发器的工作特点是：在时钟信号（ ）翻转。
A、
参考资料【 】
主从触发器（二）-测试
1、【单选题】时序逻辑电路的状态一般由其（ ）的组合确定
A、外部输入
B、外部输出
C、内部输入
D、内部输出
参考资料【 】
2、【单选题】边沿控制触发的触发器的触发方式为（     ）。
A、上升沿触发
B、下降沿触发
C、可以是上升沿触发，也可以是下降沿触发
D、可以是高电平触发，也可以是低电平触发
参考资料【 】
3、【单选题】对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的Q应为（    ）
A、0
B、1
C、可能是0，也可能是1
D、与Qn有关
参考资料【 】
4、【单选题】JK触发器在CP脉冲作用下，若使输出翻转，则输入信号应为（    ）
A、J=K=1
B、J=Q，K=/Q
C、J=/Q，K=Q
D、J=K=0
参考资料【 】
5、【判断题】触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。
A、正确
B、错误
参考资料【 】
6、【判断题】JK触发器在CP作用下,若J=K=1,其状态保持不变。
A、正确
B、错误
参考资料【 】
7、【判断题】JK触发器在CP作用下,若J=/K,其状态保持不变。
A、正确
B、错误
参考资料【 】
8、【填空题】与主从触发器相比，( )触发器的抗干扰能力较强。
A、
参考资料【 】
边沿触发器（双极型）-测试
1、【单选题】当维持-阻塞D触发器的异步置0端 =0时，触发器的次态_________。
A、与CP和D有关
B、与CP和D无关
C、只与CP有关
D、只与D有关
参考资料【 】
2、【单选题】对于JK触发器，若J=K=1，则可完成________触发器的逻辑功能。
A、RS
B、D
C、T
D、T’
参考资料【 】
3、【填空题】触发器按功能可分为: RS触发器、________触发器、D触发器、T触发器等。
A、
参考资料【 】
4、【填空题】一个 JK 触发器有_______个稳态.（填写：数字1、2、3…）
A、
参考资料【 】
5、【填空题】将JK触发器转换为D触发器，需要将J=；（选填：D、D非）
A、
参考资料【 】
6、【填空题】将JK触发器转换为D触发器，需要将K=；（选填：D、D非）
A、
参考资料【 】
7、【填空题】当D=______时，D触发器可实现状态翻转的逻辑功能。（选填：0、1、Q、Q非）
A、
参考资料【 】
边沿触发器（MOS型）-测试
1、【单选题】为了使触发器克服空翻与振荡，应采用（ ）。
A、CP高电平触发
B、CP低电平触发
C、CP低电位触发
D、CP边沿触发
参考资料【 】
2、【单选题】按逻辑功能的不同，双稳态触发器可分为（ ）。
A、RS 、JK 、D 、T
B、主从型和维持阻塞型
C、TTL 型和MOS 型
D、上述均包括
参考资料【 】
3、【单选题】按触发器触发方式的不同，双稳态触发器可分为（ ）
A、高电平触发和低电平触发
B、上升沿触发和下降沿触发
C、电平触发或边沿触发
D、输入触发或时钟触发
参考资料【 】
4、【多选题】为防止“空翻”，应采用（ ）结构的触发器
A、TTL
B、MOS
C、主从
D、维持阻塞
参考资料【 】
5、【判断题】仅具有保持和翻转功能的触发器是RS 触发器。
A、正确
B、错误
参考资料【 】
6、【判断题】基本的RS 触发器具有“空翻”现象。
A、正确
B、错误
参考资料【 】
7、【判断题】维持阻塞D 触发器状态变化在CP 下降沿到来时。
A、正确
B、错误
参考资料【 】
8、【填空题】与主从触发器相比，（ ）触发器的抗干扰能力较强。
A、
参考资料【 】
第17讲 触发器电路结构及动作特点-单元作业
第17讲 触发器电路结构及动作特点-单元测试
1、【单选题】仅具有置“0”和置“1”功能的触发器是（ ）。
A、基本RS 触发器
B、钟控RS 触发器
C、D 触发器
D、JK 触发器
参考资料【 】
2、【单选题】由与非门组成的基本RS 触发器不允许输入的变量组合R S ⋅为（ ）
A、00
B、01
C、10
D、11
参考资料【 】
3、【单选题】触发器由门电路构成，但它不同门电路功能，主要特点是具有（ ）
A、翻转功能
B、保持功能
C、记忆功能
D、置0置1功能
参考资料【 】
4、【单选题】下列触发器中有约束条件的是（ ）
A、基本RS触发器
B、边沿D触发器
C、主从JK触发器
D、T触发器
参考资料【 】
5、【单选题】触发器的状态转换图如下，则它是：（ ）
A、T触发器
B、SR触发器
C、JK触发器
D、D触发器
参考资料【 】
6、【单选题】采用主从结构的触发器,则触发方式为( ）
A、电平触发方式
B、脉冲触发方式
C、边沿触发方式
D、不确定
参考资料【 】
7、【单选题】设图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（ ）图。
A、
B、
C、
D、
参考资料【 】
8、【单选题】“空翻”是指（ ）
A、在时钟信号作用时，触发器的输出状态随输入信号的变化发生多次翻转
B、触发器的输出状态取决于输入信号
C、触发器的输出状态取决于时钟信号和输入信号
D、总是使输出改变状态
参考资料【 】
9、【单选题】J=K=1时，JK触发器的时钟输入频率为120Hz，Q输出为（ ）
A、保持为高电平
B、保持为低电平
C、频率为60Hz的方波
D、频率为240Hz的方波
参考资料【 】
10、【单选题】6.触发器引入时钟脉冲的目的是（ ）
A、改变输出状态为高电平
B、改变输出状态
C、改变输出状态的时刻受时钟脉冲的控制
D、保持输出状态的稳定性
参考资料【 】
11、【判断题】JK触发器在CP作用下，若J=K=0，则触发器置0（即复位）。
A、正确
B、错误
参考资料【 】
12、【填空题】按触发方式可以分为： 电平触发 、 脉冲触发 、 （ ）触发 。
A、
参考资料【 】
触发器逻辑功能描述-测试
1、【单选题】下列几种触发器中，哪种触发器的逻辑功能最灵活（ ）
A、Ｄ型
B、ＪＫ 型
C、Ｔ型
D、ＲＳ型
参考资料【 】
2、【单选题】要使JK触发器的状态和当前状态相反，所加激励信号J和K 应该是
A、00
B、01
C、10
D、11
参考资料【 】
3、【判断题】对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
A、正确
B、错误
参考资料【 】
4、【判断题】JK触发器只要J，K端同时为1，则一定引起状态翻转。
A、正确
B、错误
参考资料【 】
5、【判断题】JK触发器在CP作用下，若J=K=1，其状态保持不变。
A、正确
B、错误
参考资料【 】
6、【判断题】所谓上升沿触发，是指触发器的输出状态变化是发生在CP=1期间。
A、正确
B、错误
参考资料【 】
7、【判断题】边沿触发型D触发器的输出状态取决于CP=1期间输入D的状态。
A、正确
B、错误
参考资料【 】
不同功能触发器间的转换-测试
1、【单选题】对于T触发器，当T=( )时，触发器处于保持状态。
A、0
B、1
C、均可
D、以上都不对
参考资料【 】
2、【判断题】使J=K=D，就可实现JK触发器到D触发器的功能转换。
A、正确
B、错误
参考资料【 】
3、【判断题】D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。
A、正确
B、错误
参考资料【 】
4、【判断题】图示由D触发器构成的JK触发器是下降沿触发
A、正确
B、错误
参考资料【 】
5、【填空题】对于JK触发器，若J=K，则可完成（）触发器的逻辑功能。
A、
参考资料【 】
6、【填空题】对于JK触发器，若J=/K，则可完成（）触发器的逻辑功能。
A、
参考资料【 】
触发器应用-测试
1、【单选题】欲使D触发器按Qn+1=Qn工作，应使输入D=（ ）
A、0
B、1
C、Q
D、/Q
参考资料【 】
2、【单选题】为实现将JK触发器转换为D触发器，应使（ ） 。
A、J=D，K=/D
B、K=D，J=/D
C、J=K=D
D、J=K=D
参考资料【 】
3、【判断题】同步RS触发器可以用于键盘消抖电路
A、正确
B、错误
参考资料【 】
4、【填空题】设计4路抢答电路，至少需要( )个D触发器？
A、
参考资料【 】
第18讲 触发器的逻辑功能描述及应用-单元作业
第18讲 触发器的逻辑功能描述及应用-单元测验
1、【单选题】要使JK触发器的状态由0转为1，所加激励信号JK应为（ ）
A、0×
B、1×
C、×1
D、×0
参考资料【 】
2、【单选题】对于D触发器，若CP脉冲到来前所加的激励信号D＝１，可以使触发器的状态（ ）
A、由0变0
B、由×变0
C、由1变0
D、由×变1
参考资料【 】
3、【单选题】若基本触发器的初始输入为 R反为0，S反为 =1，当 R反由“0”→“1”且同时 S反由“1”→“0”时，触发器的状态变化为（ ）。
A、“0”→“1”
B、“1”→“0”
C、不变
D、不定
参考资料【 】
4、【单选题】对于T触发器，当T=( )时，触发器处于保持状态。
A、0
B、1
C、0，1均可
D、以上都不对
参考资料【 】
5、【单选题】对于JK触发器，若J=K，则可完成（ ）触发器的逻辑功能。
A、RS
B、D
C、T
D、T’
参考资料【 】
6、【单选题】要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（ ）
A、00
B、01
C、10
D、11
参考资料【 】
7、【判断题】触发器的反转条件是由触发输入与时钟脉冲共同决定的。（ ）
A、正确
B、错误
参考资料【 】
8、【判断题】D触发器只有时钟脉冲上升沿有效的品种。
A、正确
B、错误
参考资料【 】
9、【判断题】同步RS触发器用在开关去抖中得到应用。
A、正确
B、错误
参考资料【 】
10、【判断题】同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
A、正确
B、错误
参考资料【 】
11、【判断题】图中所示D触发器是上升沿触发器
A、正确
B、错误
参考资料【 】
时序逻辑电路的特点分类及方程描述-测验
1、【多选题】时序电路的组成包括（）。
A、组合逻辑电路
B、存储器
C、门
D、触发器
参考资料【 】
2、【多选题】属于时序电路的器件（）。
A、触发器
B、存储器
C、译码器
D、编码器
参考资料【 】
3、【多选题】属于组合逻辑器件（）。
A、译码器
B、编码器
C、数据选择器
D、触发器
参考资料【 】
4、【多选题】时序逻辑电路方程描述方法（）。
A、驱动方程
B、状态方程
C、输出方程
D、代数方程
参考资料【 】
5、【判断题】时序逻辑电路一定存在反馈网络，存在反馈网络的一定是时序电路
A、正确
B、错误
参考资料【 】
6、【判断题】时序逻辑电路一定具有“记忆”功能
A、正确
B、错误
参考资料【 】
时序逻辑电路的图表描述-测验
1、【多选题】时序电路的图表描述方法包括（）。
A、状态转换表
B、状态转换图
C、时序图
D、状态转换真值表
参考资料【 】
2、【多选题】时序逻辑电路的描述方法有（）。
A、驱动方程
B、状态方程
C、时序图
D、状态表
参考资料【 】
3、【判断题】时序逻辑电路所有描述方法之间可以互相转换
A、正确
B、错误
参考资料【 】
第 19 讲 时序逻辑电路的特点及描述方法-单元作业
第 19 讲 时序逻辑电路的特点及描述方法-单元测试
1、【单选题】时序逻辑电路通常（）必不可少。
A、存储器
B、门电路
C、组合逻辑电路
D、与、或、非逻辑门电路
参考资料【 】
2、【单选题】可以作为时序逻辑电路的存储电路是（）
A、触发器
B、加法器
C、比较器
D、译码器
参考资料【 】
3、【多选题】时序逻辑电路的描述方法有（）
A、逻辑表达式
B、状态图
C、状态表
D、状态方程
E、时序图
参考资料【 】
4、【多选题】时序电路的方程描述包括（）
A、输出方程
B、状态方程
C、驱动方程
D、代数方程
参考资料【 】
5、【判断题】时序逻辑电路一定存在反馈支路
A、正确
B、错误
参考资料【 】
6、【判断题】存在反馈支路的组合逻辑电路一定是时序逻辑电路
A、正确
B、错误
参考资料【 】
7、【判断题】同步时序电路一定是莫尔（Moore）型电路
A、正确
B、错误
参考资料【 】
8、【判断题】描述时序逻辑电路的任意一种方法之间都可以相互转换
A、正确
B、错误
参考资料【 】
9、【填空题】时序逻辑电路的存储电路通常由（）组成
A、
参考资料【 】
10、【填空题】时序逻辑电路通过存储器实现（）功能
A、
参考资料【 】
同步时序逻辑电路分析-测验
1、【多选题】同步时序逻辑电路分析主要包括（）。
A、驱动方程和状态方程
B、输出方程
C、状态表和状态图
D、功能描述
参考资料【 】
2、【判断题】本讲讨论的同步时序逻辑电路分析方法实际是讨论基于触发器电路组成的同步时序电路分析方法
A、正确
B、错误
参考资料【 】
3、【判断题】同步时序逻辑电路分析方法比异步时序逻辑电路分析方法简单
A、正确
B、错误
参考资料【 】
异步时序逻辑电路分析-测验
1、【单选题】异步时序电路与同步时序电路的主要区别在于异步时序电路（）。
A、触发器没有统一的时钟
B、没有输出电路
C、属于莫尔型电路
D、属于米尼型电路
参考资料【 】
2、【多选题】通过异步时序逻辑电路分析的（）过程就能够分析出该电路的逻辑功能。
A、驱动方程
B、时钟方程
C、状态方程
D、状态表
参考资料【 】
3、【判断题】时序逻辑电路的分析一定要考虑该电路是否具有自启动能力。
A、正确
B、错误
参考资料【 】
第 20 讲 时序逻辑电路的分析-单元作业
第 20 讲 时序逻辑电路的分析-单元测试
1、【单选题】时序逻辑电路与组合逻辑电路的区别，主要在于（）
A、是否有门电路
B、是否有时钟
C、是否有存储电路
D、是否译码器
参考资料【 】
2、【单选题】同步时序电路与异步时序电路的区别，在于（）
A、是否有反馈支路
B、是否有触发器
C、是否有外部时钟
D、外部时钟信号是否同时作用于触发器的时钟端
参考资料【 】
3、【单选题】异步时序电路的分析方法与异步时序电路分析方法的区别在于（）
A、考虑每个触发器的输出方程
B、考虑每个触发器的状态方程
C、考虑每个触发器是否是边沿触发器
D、考虑每个触发器的时钟方程
参考资料【 】
4、【多选题】时序逻辑电路与组合逻辑电路的本质区别在于（）
A、存储器
B、门电路
C、触发器
D、反馈支路
参考资料【 】
5、【多选题】同步时序电路与异步时序电路相比，本质区别在于（）
A、触发器
B、外部时钟信号作用于所有触发器的时钟端
C、逻辑门
D、所有触发器状态的变化是同时进行的
参考资料【 】
6、【判断题】时序逻辑电路按照结构可以分为同步时序逻辑电路和异步时序逻辑电路
A、正确
B、错误
参考资料【 】
7、【判断题】时序逻辑电路中的基本单元电路是触发器
A、正确
B、错误
参考资料【 】
8、【判断题】时序逻辑电路的分析就是根据给定的时序逻辑电路，分析出该电路的逻辑功能
A、正确
B、错误
参考资料【 】
9、【填空题】时序逻辑电路主要有组合电路和（）组成
A、
参考资料【 】
10、【填空题】异步时序电路分析方法与同步时序逻辑电路分析方法相比，需要考虑每个触发器（）方程
A、
参考资料【 】
同步时序逻辑电路的设计（一）-测验
1、【多选题】在同步时序电路设计中，电路如果不自启动，通常需要采取（）。
A、通过预置数将电路状态置成有效状态中；
B、通过修改逻辑设计加以修改；
C、重新回到逻辑抽象的第一步进行设计
D、无论如何设计，都不能保证自启动设计成功
参考资料【 】
2、【判断题】同步时序电路设计需要考虑自启动能力设计
A、正确
B、错误
参考资料【 】
3、【判断题】状态分配也就是状态编码
A、正确
B、错误
参考资料【 】
4、【判断题】状态化简就是让状态等价的状态进行合并，其目的使得电路简单
A、正确
B、错误
参考资料【 】
同步时序逻辑电路的设计（二）-测验
1、【多选题】同步时序逻辑电路的设计步骤主要包括（）。
A、根据要求列出状态图和状态表
B、状态化简和状态编码
C、选择触发器类型和数目，确定驱动方程，画逻辑图
D、验证是否具有自启动能力，确定是否需要修改设计
参考资料【 】
2、【判断题】同步时序电路设计中自启动能力的设计只能在电路设计好后进行检查，如果不具备自启动能力再进行重新设计。
A、正确
B、错误
参考资料【 】
异步时序逻辑电路的设计-测验
1、【单选题】异步时序电路的设计与同步时序电路的设计主要区别在于异步时序电路需要设计（）。
A、时钟方程
B、状态方程
C、输出方程
D、自启动能力
参考资料【 】
2、【多选题】具有（）为等价状态。
A、相同的输入条件下具有相同的状态
B、相同的输入条件下转换到相同的状态
C、具有相同的输出状态
D、具有相同的输入状态
参考资料【 】
3、【判断题】时序电路中只要存在无效状态能够进入有效循环状态就说明该电路具有自启动能力。
A、正确
B、错误
参考资料【 】
4、【判断题】异步时序电路设计中必须考虑时钟方程的设计
A、正确
B、错误
参考资料【 】
时序逻辑电路的自启动设计-测验
1、【多选题】（）设计需要考虑自启动能力设计。
A、同步时序电路
B、异步时序电路
C、组合电路
D、时序逻辑电路
参考资料【 】
2、【判断题】在时序逻辑电路设计过程中可以进行电路自启动能力的设计
A、正确
B、错误
参考资料【 】
第 21 讲 时序逻辑电路的设计-单元作业
第 21 讲 时序逻辑电路的设计-单元测试
1、【单选题】根据时序逻辑电路各个触发器接受（）信号的不同，分为同步时序逻辑电路和异步时序逻辑电路。
A、时钟脉冲控制
B、边沿信号
C、高电平
D、脉冲信号
参考资料【 】
2、【单选题】时序逻辑电路中仅有存储电路输出时，构成的电路类型通常称为 （） 型时序逻辑电路。
A、米莱
B、莫尔型
C、同步时序电路
D、异步时序电路
参考资料【 】
3、【多选题】三大方程是描述时序逻辑电路的方法，三大方程描述法是指（）
A、代数方程
B、驱动方程
C、状态方程
D、输出方程
参考资料【 】
4、【多选题】三大图表也是描述时序逻辑电路的方法，三大图表描述法是指（）
A、状态表
B、状态图
C、逻辑图
D、真值表
参考资料【 】
5、【判断题】状态编码就是十进制代码来表示状态数目
A、正确
B、错误
参考资料【 】
6、【判断题】状态化简就是消除冗余状态，求得最小化的状态表
A、正确
B、错误
参考资料【 】
7、【判断题】若某个时序逻辑电路不能自启动，则可以通过预置数将电路状态置成有效循环状态中。
A、正确
B、错误
参考资料【 】
8、【判断题】若某个时序逻辑电路不能自启动，通过修改逻辑设计加以解决。
A、正确
B、错误
参考资料【 】
9、【填空题】同步时序逻辑电路设计与（）互为可逆过程
A、
参考资料【 】
10、【填空题】如果时序逻辑电路有8个状态，则至少需要（）位的二进制编码表示
A、
参考资料【 】
同步二进制计数器原理-测试
1、【单选题】通常n位二进制计数器需要（）个触发器组成，计数器的模是（）。
A、n，
B、n，
C、n，-1
D、n，
参考资料【 】
2、【多选题】同步二进制计数器按照计数值增减趋势，分为（）。
A、加计数器
B、减计数器
C、可逆计数器
D、加减计数器
参考资料【 】
3、【判断题】同步二进制计数器具有运行速度快、CP负载重。
A、正确
B、错误
参考资料【 】
4、【判断题】同步二进制计数器的设计是采用分析二进制计数器的计数规律来进行设计的，不能采用同步时序电路的一般设计方法
A、正确
B、错误
参考资料【 】
异步二进制计数器原理-测试
1、【多选题】异步二进制计数器包括（）。
A、加计数器
B、减计数器
C、可逆计数器
D、双时钟计数器
参考资料【 】
2、【判断题】异步二进制计数器中触发器的动作不是同时进行的。
A、正确
B、错误
参考资料【 】
3、【判断题】异步二进制计数器的设计通过分析观察法进行的。
A、正确
B、错误
参考资料【 】
4、【判断题】异步二进制计数器的设计也可以通过时序电路的一般设计方法实现。
A、正确
B、错误
参考资料【 】
十进制计数器原理-测试
1、【单选题】异步十进制计数器的分析方法与同步十进制计数器的分析方法的区别在与需要考虑（）。
A、状态方程
B、时钟方程
C、状态表
D、状态图
参考资料【 】
2、【多选题】属于时序逻辑器件的是（）。
A、触发器
B、计数器
C、译码器
D、显示器
参考资料【 】
3、【多选题】属于集成二进制计数器的芯片（）。
A、74293
B、74161
C、74162
D、74LS191
参考资料【 】
4、【判断题】十进制计数器按照触发器翻转是否同步分为十进制加计数器、减计数器和可逆计数器。
A、正确
B、错误
参考资料【 】
5、【判断题】计数器有10个循环状态，就称为是计数器的模为10
A、正确
B、错误
参考资料【 】
MSI集成计数器及其应用-测验
1、【单选题】计数器的基本功能（）。
A、计数
B、分频
C、定时
D、脉冲序列
参考资料【 】
2、【多选题】计数器能够实现（）功能。
A、计数
B、分频
C、定时
D、脉冲序列
参考资料【 】
3、【多选题】通常从集成计数器的功能表，我们可以得到（）。
A、计数器模的大小
B、清零端是同步还是异步
C、置数端是同步还是异步
D、计数脉冲的有效沿是上升沿还是下降沿
参考资料【 】
4、【判断题】计数器按照脉冲输入方式分为加法计数器、减法计数器和可逆计数器
A、正确
B、错误
参考资料【 】
5、【判断题】同步计数器分为二进制计数器和非二进制计数器
A、正确
B、错误
参考资料【 】
6、【判断题】74161计数器的模为16进制
A、正确
B、错误
参考资料【 】
7、【判断题】74190计数器的模为16
A、正确
B、错误
参考资料【 】
8、【判断题】计数器的异步清零端是指计数器清零端有效时不需要时钟端的配合
A、正确
B、错误
参考资料【 】
9、【判断题】计数器的同步置数端是指计数器置数端有效时不需要时钟端的配合
A、正确
B、错误
参考资料【 】
10、【判断题】异步计数器的内部触发器的时钟端不是全部并联在一起，但是能够同时实现所有触发器状态的更新
A、正确
B、错误
参考资料【 】
计数容量M小于芯片容量N的计数器设计-测验
1、【多选题】实现任意进制计数器的方法（）。
A、利用触发器进行设计
B、利用集成计数器设计
C、HDL设计
D、集成组合器件设计
参考资料【 】
2、【多选题】计数器产品通常有（）。
A、集成二进制计数器
B、触发器
C、集成十进制计数器
D、移位寄存器
参考资料【 】
3、【多选题】利用现有集成计数器进行任意计数器设计，主要利用计数器的（）。
A、异步复位端
B、异步清零端
C、同步复位端
D、同步清零端
参考资料【 】
4、【多选题】利用N进制集成计数器的置数端，实现M进制计数器，M种状态的取法有（）。
A、前M种
B、后M种
C、中间M种
D、任意取M种
参考资料【 】
5、【判断题】复位法适用于有复位（清零）（有异步和同步）输入端的计数器
A、正确
B、错误
参考资料【 】
6、【判断题】置数法的原理是通过给集成计数器（M进制）重复置入某个数值的方法跳过（M-N）个状态，从而获得N进制计数器的。
A、正确
B、错误
参考资料【 】
计数容量M大于芯片容量N的计数器设计-测验
1、【多选题】如果要实现M进制计数器（M大于单片计数器的计数范围），通常可以采用的方法（）。
A、串行进位
B、并行进位
C、整体清零
D、整体置数
参考资料【 】
2、【多选题】需要设计的计数器的模M为素数，多片模为N的计数器进行扩展，可以采用的置数的方式是（）。
A、整体清零法
B、整体置数法
C、串行进位
D、并行进位
参考资料【 】
3、【判断题】计数的模M可以分解为M1和M2，可以采用串行进位方式，串行进位方式就是以低位芯片的进位输出信号控制高位芯片的使能端。
A、正确
B、错误
参考资料【 】
4、【判断题】计数的模M可以分解为M1和M2，可以采用并行进位方式进行多片扩展，并行进位方式就是以低位芯片的进位输出信号控制高位芯片的时钟输入端。
A、正确
B、错误
参考资料【 】
第 22 讲 计数器-单元作业
第 22 讲 计数器-单元测试
1、【单选题】N位二进制计数器需要（）个触发器组成。
A、N
B、N-1
C、
D、
参考资料【 】
2、【单选题】N位二进制计数器的模为（）。
A、
B、
C、N
D、
参考资料【 】
3、【多选题】计数器按照计数增减趋势分为（）。
A、加计数器
B、减计数器
C、可逆计数器
D、同步计数器
E、异步计数器
参考资料【 】
4、【多选题】集成异步二进制计数器74293内部有4个触发器组成，能够实现（）进制计数器。
A、二进制计数器
B、八进制计数器
C、十六进制计数器
D、二进制计数器
参考资料【 】
5、【判断题】同步十进制计数器与异步十进制计数器的区别在于前者触发器状态的翻转是同时发生的。
A、正确
B、错误
参考资料【 】
6、【判断题】同步清零端就是在清零端有效时不需要有效脉冲配合。
A、正确
B、错误
参考资料【 】
7、【判断题】要求设计的任意进制计数器的模小于所用计数器芯片的计数器的模。
A、正确
B、错误
参考资料【 】
8、【判断题】集成同步十进制计数器74160一定具有自启动能力。
A、正确
B、错误
参考资料【 】
9、【填空题】4位二进制计数器实现（）进制计数器。
A、
参考资料【 】
10、【填空题】1KHz脉冲信号输给100进制计数器，得到频率为（）Hz脉冲信号。
A、
参考资料【 】
寄存器-测试
1、【多选题】寄存器分为（）。
A、数码寄存器
B、移位寄存器
C、触发器
D、译码器
参考资料【 】
2、【多选题】数码寄存器的工作方式包括（）。
A、单拍
B、双拍
C、三拍
D、四拍
参考资料【 】
3、【多选题】数码寄存器，具有（）功能。
A、接收
B、存储
C、传送数码
D、寄存
参考资料【 】
4、【判断题】寄存器单拍工作方式具有电路简单、存储速度快
A、正确
B、错误
参考资料【 】
5、【判断题】寄存器双拍工作方式比单拍工作方式具有电路简单、存储速度快
A、正确
B、错误
参考资料【 】
移位寄存器工作原理-测验
1、【多选题】通常移位寄存器具有（）功能。
A、左移
B、右移
C、并行置数
D、串并转换
参考资料【 】
2、【多选题】移位寄存器具有（）输入、（）输出方式。
A、串行 串行
B、串行 并行
C、并行 串行
D、并行 并行
参考资料【 】
3、【多选题】实现移位寄存器并行置数功能的关键器件（）。
A、与门
B、2选1数据选择器
C、2个与门和1个或门构成的与或门
D、或门
参考资料【 】
4、【判断题】双向移位寄存器是在单向移位寄存器的基础上，增加了选通门实现的。
A、正确
B、错误
参考资料【 】
5、【判断题】移位寄存器具有移位和寄存功能
A、正确
B、错误
参考资料【 】
6、【判断题】移位寄存器没有时钟也可以实现移位功能。
A、正确
B、错误
参考资料【 】
移位寄存器应用-测验
1、【多选题】74LS194具有（）功能。
A、左移
B、右移
C、串行并行转换
D、并行置数
参考资料【 】
2、【多选题】74LS194具有（）输入、（）输出方式。
A、串行 串行
B、串行 并行
C、并行 串行
D、并行 并行
参考资料【 】
3、【判断题】74194与74LS194功能相同。
A、正确
B、错误
参考资料【 】
4、【判断题】移位寄存器74194的移位脉冲频率没有限制
A、正确
B、错误
参考资料【 】
第 23 节 寄存器和移位寄存器-单元作业
第 23 节 寄存器和移位寄存器-单元测验
1、【单选题】用4位移位寄存器构成环形计数器时，共有（）个有效状态
A、2
B、4
C、8
D、16
参考资料【 】
2、【单选题】用4位移位寄存器构成扭环形计数器时，共有（）个有效状态
A、4
B、6
C、8
D、16
参考资料【 】
3、【多选题】74LS194具有如下功能（）
A、左移
B、右移
C、并行置数
D、数据清零
E、数据保持
参考资料【 】
4、【多选题】下列属于时序逻辑电路的器件是（）。
A、触发器
B、移位寄存器
C、加法器
D、译码器
参考资料【 】
5、【多选题】74194和74LS194都具有（）输入、（）输出方式
A、串行 串行
B、串行 并行
C、并行 串行
D、并行 并行
参考资料【 】
6、【判断题】用移位寄存器可以构成8421BCD码计数器
A、正确
B、错误
参考资料【 】
7、【判断题】实现74LS194移位寄存器清零功能需要外部时钟配合。
A、正确
B、错误
参考资料【 】
8、【判断题】移位寄存器能够实现数据串-并转换功能。
A、正确
B、错误
参考资料【 】
9、【判断题】移位寄存器能够实现计数功能。
A、正确
B、错误
参考资料【 】
10、【判断题】移位寄存器实现双向移位和并行置数都需要时钟
A、正确
B、错误
参考资料【 】
11、【判断题】移位寄存器实现双向移位和并行置数都需要选通门
A、正确
B、错误
参考资料【 】
12、【填空题】移位寄存器具有数码寄存和（）功能。
A、
参考资料【 】
13、【填空题】数码寄存器具有数据（）功能。
A、
参考资料【 】
顺序脉冲发生器-测验
1、【多选题】顺序脉冲发生器通常有（）组成。
A、计数器
B、译码器
C、移位寄存器
D、比较器
参考资料【 】
2、【判断题】顺序脉冲发生器也称为节拍脉冲发生器或者脉冲分配器
A、正确
B、错误
参考资料【 】
3、【判断题】顺序脉冲发生器就是输入的脉冲序列变成一组在时间上顺序出现的脉冲。
A、正确
B、错误
参考资料【 】
4、【判断题】计数器型顺序脉冲发生器一定会出现竞争冒险
A、正确
B、错误
参考资料【 】
序列信号发生器-测验
1、【多选题】序列信号发生器按照结构分类，包括（）。
A、移位寄存器型
B、计数器型
C、比较器型
D、译码器型
参考资料【 】
2、【多选题】序列信号发生器通常应用于（）。
A、通信
B、雷达
C、数字系统
D、数字传输
参考资料【 】
3、【判断题】能够循环产生序列信号的电路称为序列信号发生器
A、正确
B、错误
参考资料【 】
4、【判断题】序列信号发生器的指标通常用长度表示
A、正确
B、错误
参考资料【 】
时序逻辑电路中的竞争-冒险现象-测验
1、【多选题】时序逻辑电路通常包含（）。
A、组合逻辑
B、存储电路
C、译码器
D、移位寄存器
参考资料【 】
2、【判断题】时序逻辑电路产生竞争冒险的原因主要来源于存储电路工作过程中发生竞争冒险现象。
A、正确
B、错误
参考资料【 】
3、【判断题】存储电路产生竞争冒险的结果有可能导致触发器误动作。
A、正确
B、错误
参考资料【 】
4、【判断题】存储电路的竞争冒险仅仅存在于同步时序逻辑电路
A、正确
B、错误
参考资料【 】
第 24 讲 其它常见时序逻辑电路及竞争-冒险现象-单元作业
第 24 节 其它常见时序逻辑电路及竞争-冒险现象-单元测试
1、【单选题】顺序脉冲发生器就是将输入的脉冲序列变换成（）信号。
A、脉冲
B、连续脉冲信号
C、一组连续出现的脉冲
D、一组在时间上顺序出现的脉冲
参考资料【 】
2、【单选题】在移位寄存器的基础上增加（）现成移位寄存器型序列信号发生器。
A、组合电路
B、触发器
C、反馈网络
D、逻辑门
参考资料【 】
3、【多选题】顺序脉冲发生器称为（）。
A、移位寄存器组
B、节拍脉冲发生器
C、脉冲分配器
D、触发器组
参考资料【 】
4、【多选题】顺序脉冲发生器通常由（）电路组成。
A、比较器
B、译码器
C、数据选择器
D、计数器
参考资料【 】
5、【判断题】能够产生序列信号的电路称为序列信号发生器。
A、正确
B、错误
参考资料【 】
6、【判断题】序列信号有多少位就说序列信号长度是多少。
A、正确
B、错误
参考资料【 】
7、【判断题】序列信号发生器按照结构分为移位寄存器型和计数器型。
A、正确
B、错误
参考资料【 】
8、【判断题】计数器型顺序脉冲发生器不可能产生竞争冒险。
A、正确
B、错误
参考资料【 】
9、【填空题】能够循环产生序列信号的电路称为（）。
A、
参考资料【 】
10、【填空题】设计一组0010 1110，0010 1110，—，序列信号发生器，需要寄存器的位数是（）。
A、
参考资料【 】
555时基电路的结构及功能随堂测验
1、【单选题】关于555定时器的功能，下列说法正确的是（ ）。
A、当⑥脚的输入电平大于，②脚的输入电平大于时，输出③脚为低电平
B、当⑥脚的输入电平大于，②脚的输入电平大于时，输出③脚为高电平
C、当⑥脚的输入电平小于，②脚的输入电平小于时，输出③脚为低电平
D、当⑥脚的输入电平大于，②脚的输入电平大于时，输出③脚为低电平
参考资料【 】
2、【单选题】欲使集成555电路组成的振荡器停止振荡，应按（ ）处理。
A、CO接高电平
B、复位端接高电平
C、CO悬空
D、复位端接低电平
参考资料【 】
3、【多选题】为使集成555输出为低电平，应满足（ ）条件。
A、为低电平
B、
C、
D、
参考资料【 】
单稳态触发器随堂测验
1、【单选题】由555定时器所构成的单稳态触发器，当把5引脚的外加参考电压由4V增大到6V时，输出的暂稳态宽度将（ ）。
A、增大
B、减小
C、不变
D、不确定
参考资料【 】
2、【多选题】图中单稳态触发器输出的脉冲宽度tw（ ）决定。
A、电阻R
B、电容C
C、0.01μF电容
D、输入电压Vi
参考资料【 】
3、【填空题】由555定时器构成的单稳态触发器，若已知电阻R=500KΩ，电容C=10μF，则该单稳态触发器的脉冲宽度tw≈ s。（小数点后保留1位有效数字）
A、
参考资料【 】
多谐振荡器随堂测验
1、【单选题】555定时器构成的多谐振荡器如下图所示，其振荡周期约为（ ）。<img src="http://edu-image.nosdn.127.net/225B7575D3E963E7322DA3DA95884ACF.png?imageView
A、0.7(RA+RB)C
B、0.7(RA+2RB)C
C、1.2(RA+RB)C
D、 (RA+2RB)C
参考资料【 】
2、【单选题】由555定时器构成的多谐振荡电路如下图所示，设图中二极管具有理想特性。已知电路输出波形的周期为40ms，试分析在一个周期内，电路输出高电平的时间为（ ）ms，输出低电平的时间为（ ）ms。
A、10；30
B、20；20
C、24；16
D、 30；10
参考资料【 】
3、【判断题】 由555定时器所构成的多谐振荡器电路中，在满足正常工作的情况下，改变电源电压的值，输出矩形波的频率及占空比不会变化。
A、正确
B、错误
参考资料【 】
施密特触发器随堂测验
1、【单选题】用555电路构成施密特触发器，若8脚接电源电压VCC，5脚接外接电压VCO，则该施密特触发器的回差电压是
A、1/2VCO
B、VCO
C、1/3VCC
D、2/3VCC
参考资料【 】
2、【单选题】由555定时器构成电路是（ ）
A、单稳态触发器
B、多谐振荡器
C、施密特触发器
D、计数器
参考资料【 】
3、【判断题】用555电路构成施密特触发器，若8脚接电源电压VCC，5脚接外接电压VCO，则该施密特触发器的上下门限电压分别是2/3VCC和1/3VCC。
A、正确
B、错误
参考资料【 】
第25讲 555时基电路及其应用-单元作业
第25讲 555时基电路及其应用-单元测验
1、【单选题】单稳态电路可应用于以下哪种情况 。
A、振荡器
B、加法器
C、定时电路
D、移位寄存器
参考资料【 】
2、【单选题】集成555电路在CO端不使用时，比较器Cl的基准电压为 ， C2的基准电压为 。A.2/3Vcc B.1/3Vcc C.Vcc D. 1/2Vcc
A、A,B
B、C,D
C、B,C
D、A,C
参考资料【 】
3、【单选题】集成555电路在控制电压端CO处加控制电压Vco，则C1和C2的基准电压将分别变为 。A.2/3Vco B.1/3Vco C.Vco D.1/2Vco
A、A,D
B、A,B
C、C,D
D、B,C
参考资料【 】
4、【单选题】施密特触发器属于 型电路。
A、锁存器
B、电平触发
C、边沿触发
D、脉冲触发
参考资料【 】
5、【单选题】施密特触发器用于整形时，输入信号的幅度应 。
A、等于VT+
B、小于VT-
C、大于VT+
D、等于VT-
参考资料【 】
6、【单选题】单稳态电路从稳态翻转到暂稳态取决于 ，从暂稳态翻转到稳态取决于 。A.脉冲宽度 B.R和C C.阈值电压 D.输入脉冲信号
A、A,B
B、B,C
C、B,D
D、D,B
参考资料【 】
7、【单选题】 是单稳态电路输出脉冲宽度。
A、暂稳态时间的0.7倍
B、暂稳态时间
C、稳态时间
D、稳态时间的0.7倍
参考资料【 】
8、【单选题】单稳态触发器和多谐振荡器中的暂稳态时间与 成正比。
A、脉冲宽度
B、R和C
C、阈值电压
D、输入脉冲信号
参考资料【 】
9、【单选题】欲使集成555电路组成的振荡器停止振荡，应按 处理。
A、复位端接低电平
B、复位端接高电平
C、CO端接高电平
D、CO端接低电平
参考资料【 】
10、【单选题】555定时器构成的多谐振荡器如下图所示，其振荡周期约为 。
A、0.7(RA+RB)C
B、0.7(RA+2RB)C
C、(RA+2RB)C
D、1.2(RA+RB)C
参考资料【 】
11、【单选题】555定时器构成的多谐振荡器如下图所示，其充电时间常数和放电时间常数为 。
A、(RA+RB)C, RAC
B、RAC, RBC
C、RBC, RAC
D、RAC, (RA+RB)C
参考资料【 】
12、【单选题】下图所示电路的名称是 ；触发脉冲的宽度满足 要求。
A、单稳态触发器，触发脉冲的宽度小于暂稳态时间
B、单稳态触发器，触发脉冲的宽度大于暂稳态时间
C、多谐振荡器，触发脉冲的宽度大于暂稳态时间
D、施密特触发器，触发脉冲的宽度等于暂稳态时间
参考资料【 】
13、【单选题】555时基电路构成的施密特触发器（5脚控制端通过电容接地），当电源电压为15V时，其回差电压为（ ）。
A、5V
B、10V
C、15V
D、25V
参考资料【 】
14、【单选题】数字系统中，常用 将输入缓慢变化的信号变为矩形脉冲信号。
A、单稳态触发器
B、多谐振荡器
C、施密特触发器
D、无稳态触发器
参考资料【 】
15、【多选题】施密特触发器主要作用是 、 、 等。
A、提高驱动负载能力
B、幅度鉴别
C、信号整形
D、波形变换
参考资料【 】
16、【多选题】多谐振荡器的电路结构可归纳为 和 两部分。
A、施密特触发器
B、开关器件
C、单稳态触发器
D、正反馈延时环节
参考资料【 】
17、【多选题】集成555电路在输出前端设置了反相器的主要原因是 。
A、放电端电平和输出端电平保持一致
B、提高驱动负载能力
C、提高高电平
D、减低低电平
参考资料【 】
数字系统设计基础-随堂测验
1、【单选题】基于硬件描述语言的数字系统设计目前最常用的设计方法称为（ ）设计法。
A、自底向上
B、自顶向下
C、积木式
D、顶层
参考资料【 】
2、【单选题】在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件为（ ）。
A、仿真器
B、综合器
C、适配器
D、下载器
参考资料【 】
3、【单选题】在EDA工具中，能完成在目标系统器件上布局布线的软件称为（ ）。
A、仿真器
B、综合器
C、适配器
D、下载器
参考资料【 】
PLD器件的结构和编程原理-随堂测验
1、【单选题】逻辑器件（ ）属于非用户定制电路。
A、逻辑门
B、PROM
C、PLA
D、GAL
参考资料【 】
2、【单选题】 不属于PLD基本结构部分的是（ ）。
A、与门阵列
B、输入缓存
C、与非门阵列
D、或门阵列
参考资料【 】
3、【单选题】可编程逻辑器件PLD属于（ ）电路。
A、半用户定制
B、全用户定制
C、自动生成
D、非用户定制
参考资料【 】
第30讲 PLD基础-单元作业
第30讲 PLD基础-单元测验
1、【单选题】大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（ ）。
A、FPGA是基于乘积项结构的可编程逻辑器件；
B、FPGA是全称为复杂可编程逻辑器件；
C、基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
D、在Altera公司生产的器件中，MAX7000系列属FPGA结构。
参考资料【 】
2、【单选题】下列EDA软件中，哪一个不具有逻辑综合功能：（ ）。
A、ISE
B、ModelSim
C、Quartus II
D、Synplify
参考资料【 】
3、【单选题】大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是（ ）。
A、CPLD是基于查找表结构的可编程逻辑器件；
B、CPLD即是现场可编程逻辑器件的英文简称；
C、早期的CPLD是从GAL的结构扩展而来；
D、在Xilinx公司生产的器件中，XC9500系列属CPLD结构；
参考资料【 】
4、【单选题】IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（ ）。
A、瘦IP
B、固IP
C、胖IP
D、都不是
参考资料【 】
5、【单选题】CPLD的可编程是主要基于什么结构（ ）
A、查找表（LUT）
B、PAL可编程
C、ROM可编程
D、与或阵列可编程
参考资料【 】
6、【单选题】FPGA可编程逻辑基于的可编程结构基于（ ）。
A、LUT结构
B、乘积项结构
C、PLD
D、都不对
参考资料【 】
7、【单选题】CPLD 可编程逻辑基于的可编程结构基于 （ ）。
A、LUT结构
B、乘积项结构
C、PLD
D、都不对
参考资料【 】
8、【单选题】将设计的系统按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程，称 为（ ）
A、设计的输入
B、设计的输出
C、仿真
D、综合
参考资料【 】
9、【单选题】设计输入完成之后，应立即对文件进行（ ）。
A、编译
B、编辑
C、功能仿真
D、时序仿真
参考资料【 】
10、【单选题】基于硬件描述语言的数字系统设计目前最常用的设计方法称为（ ）设计法。
A、自底向上
B、自顶向下
C、积木式
D、顶层
参考资料【 】
11、【判断题】在EDA工具中，能完成在目标系统器件上布局布线的软件称为编译器。
A、正确
B、错误
参考资料【 】
12、【判断题】设计输入完成之后，应立即对文件进行综合。
A、正确
B、错误
参考资料【 】
13、【判断题】基于硬件描述语言的数字系统设计目前最常用的设计方法称为自顶而下设计法。
A、正确
B、错误
参考资料【 】
14、【判断题】将硬件描述语言转化为硬件电路的过程称为编译。
A、正确
B、错误
参考资料【 】
15、【判断题】IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为软IP。
A、正确
B、错误
参考资料【 】
CPLD/FPGA 的主要结构与原理-测验
1、【单选题】大规模可编程器件主要有 CPLD 和 FPGA 两类， 下面对 FPGA 结构与工作原理描述中，正确的是（ ）
A、FPGA 全称为复杂可编程逻辑器件
B、FPGA 是基于乘积项结构的可编程逻辑器件。
C、基于 SRAM 的 FPGA 器件， 每次上电后必须进行一次配置。
D、在 Altera 公司生产的器件中， MAX7000 系列属于 FPGA 结构
参考资料【 】
2、【单选题】大规模可编程器件主要有 CPLD 和 FPGA 两类， 其中 CPLD 通过（ ） 实现其逻辑功能。
A、可编程乘积项逻辑
B、查找表(LUT)
C、输入缓冲
D、输出缓冲
参考资料【 】
3、【单选题】不属于PLD基本结构部分的是（ ）。
A、与门阵列
B、输入缓存
C、与非门阵列
D、或门阵列
参考资料【 】
第31讲 CPLD-单元作业
第31讲 CPLD-单元测验
1、【单选题】IP核在EDA技术和开发中具有十分重要的地位，IP是指（ ）。
A、知识产权
B、互联网协议
C、网络地址
D、都不是
参考资料【 】
2、【单选题】大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（ ）。
A、FPGA是基于乘积项结构的可编程逻辑器件；
B、FPGA是全称为复杂可编程逻辑器件；
C、基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
D、在Altera公司生产的器件中，MAX7000系列属FPGA结构。
参考资料【 】
3、【单选题】电子系统设计优化， 主要考虑提高资源利用率减少功耗（即面积优化） 及提高运行速度(即速度优化)， 下列方法( )不属于面积优化。
A、流水线设计
B、资源共享
C、逻辑优化
D、串行化
参考资料【 】
4、【单选题】大规模可编程器件主要有 CPLD 和 FPGA 两类， 下面对 FPGA 结构与工作原理描述中，正确的是（ ）
A、FPGA 全称为复杂可编程逻辑器件
B、FPGA 是基于乘积项结构的可编程逻辑器件。
C、基于 SRAM 的 FPGA 器件， 每次上电后必须进行一次配置。
D、在 Altera 公司生产的器件中， MAX7000 系列属于 FPGA 结构
参考资料【 】
5、【单选题】大规模可编程器件主要有 CPLD 和 FPGA 两类， 其中 CPLD 通过（ ） 实现其逻辑功能。
A、可编程乘积项逻辑；
B、查找表(LUT)
C、输入缓冲
D、输出缓冲
参考资料【 】
6、【判断题】目前Xilinx公司生产的FPGA主要采用了ROM配置存储器结构。
A、正确
B、错误
参考资料【 】
7、【判断题】现代电子系统设计领域中的EDA采用自下而上的设计方法。
A、正确
B、错误
参考资料【 】
8、【判断题】FPGA / CPLD设计流程为：原理图/HDL文本输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试。
A、正确
B、错误
参考资料【 】
9、【判断题】未来的集成电路技术的发展趋势，把整上系统集成在一个芯片上去，这种芯片被称为CPLD或FPGA。
A、正确
B、错误
参考资料【 】
10、【判断题】CPLD是由简单PLD的结构演变而来的。
A、正确
B、错误
参考资料【 】
11、【判断题】FPGA的核心部分是逻辑单元阵列LCA，由内部逻辑块矩阵和周围I/O接口模块组成。
A、正确
B、错误
参考资料【 】
HDL描述方法-测验
1、【单选题】在 AHDL 的变量段里,可以声明一个具体某种独立应用的,实际逻辑函数,称为( )声明.
A、过程
B、实例
C、函数
D、赋值
参考资料【 】
2、【单选题】AHDL属于( )描述语言。
A、普通硬件
B、行为
C、高级
D、低级
参考资料【 】
3、【单选题】包括设计编译和检查、逻辑优化和综合、适配和分割、布局和布线、生成编程数据文件等操作的过程称为( )。
A、设计输入
B、设计处理
C、功能仿真
D、时序仿真
参考资料【 】
4、【单选题】在设计输入完成之后，应立即对设计文件进行( )。
A、编辑
B、编译
C、功能仿真
D、时序仿真
参考资料【 】
HDL基本元素和语法-测验
1、【单选题】包括设计编译和检查、逻辑优化和综合、适配和分割、布局和布线、生成编程数据文件等操作的过程称为( )。
A、设计输入
B、设计处理
C、功能仿真
D、时序仿真
参考资料【 】
2、【单选题】在设计输入完成之后，应立即对设计文件进行( )。
A、编辑 B．编译 C．功能仿真 D．时序仿真
B、编译
C、功能仿真
D、时序仿真
参考资料【 】
3、【单选题】在C语言的基础上演化而来的硬件描述语言是( )。
A、VHDL
B、VerilogHDL
C、AHD
D、CUPL
参考资料【 】
HDL编程元素-测验
1、【单选题】QuartusⅡ工具软件具有( )等功能。
A、编辑
B、编译
C、编程
D、以上均可
参考资料【 】
2、【单选题】使用QuartusⅡ工具软件实现原理图设计输入，应采用( )方式。
A、图形编辑
B、文本编辑
C、符号编辑
D、波形编辑
参考资料【 】
3、【单选题】使用QuartusⅡ的图形编辑方式输入的电路原理图文件必须通过( )才能进行仿真验证。
A、编辑
B、编译
C、综合
D、编程
参考资料【 】
4、【单选题】使用QuartusⅡ工具软件实现文本设计输入，应采用( )方式。
A、图形编辑
B、文本编辑
C、符号编辑
D、波形编辑
参考资料【 】
HDL电路设计-测验
1、【单选题】在QuartusⅡ工具软件中，完成编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等操作，并检查设计文件是否正确的过程称为( )。
A、编辑
B、编译
C、综合
D、编程
参考资料【 】
2、【单选题】在QuartusⅡ集成环境下为图形文件产生一个元件符号的主要用途是( )。
A、仿真
B、编译
C、综合
D、被高层次电路设计调用
参考资料【 】
3、【单选题】仿真是对电路设计的一种( )检测方法。
A、直接的
B、间接的
C、同步的
D、异步的
参考资料【 】
4、【单选题】QuartusⅡ的波形文件类型是( )。
A、.vwf
B、.bdf
C、.vhd
D、.v
参考资料【 】
第32讲 HDL设计初步-单元作业
第32讲 HDL设计初步-单元测验
1、【单选题】 CPLD的可编程是主要基于什么结构（ ）。
A、查找表（LUT）
B、PAL可编程
C、ROM可编程
D、与或阵列可编程
参考资料【 】
2、【单选题】FPGA可编程逻辑基于的可编程结构基于（ ）。
A、LUT结构
B、乘积项结构
C、PLD
D、都不对
参考资料【 】
3、【单选题】CPLD 可编程逻辑基于的可编程结构基于 （ ）。
A、LUT结构
B、乘积项结构
C、PLD
D、都不对
参考资料【 】
4、【单选题】下列运算符优先级最高的是（ ）。
A、！
B、+
C、&
D、{}
参考资料【 】
5、【单选题】下列哪个FPGA/CPLD设计流程是正确的（ ）
A、原理图/HDL文本输入->功能仿真->综合->适配->编程下载->硬件测试
B、原理图/HDL文本输入->适配->综合->功能仿真->编程下载->硬件测试
C、原理图/HDL文本输入->功能仿真->综合->编程下载->适配->硬件测试
D、原理图/HDL文本输入->适配->功能仿真->综合->编程下载->硬件测试
参考资料【 】
6、【判断题】现代电子系统设计领域中的EDA采用自下至上的设计方法。
A、正确
B、错误
参考资料【 】
7、【判断题】将硬件描述语言转化为硬件电路的过程称为编译。
A、正确
B、错误
参考资料【 】
8、【判断题】IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为硬IP。
A、正确
B、错误
参考资料【 】
9、【判断题】功能仿真是对设计输入的规范检测，这种仿真通过只能表示编译通过，说明设计满足一定的语法规范，但不能保证设计功能满足期望。
A、正确
B、错误
参考资料【 】
10、【判断题】功能仿真是布局布线后进行的后仿真，仿真时考虑了布线延时，和芯片实际的工作情况更加接近。
A、正确
B、错误
参考资料【 】
第33讲 数字系统设计举例-单元作业
第33讲 数字系统设计举例-单元测验
1、【单选题】在 AHDL 的变量段里,可以声明一个具体某种独立应用的,实际逻辑函数,称为( )声明.
A、过程
B、实例
C、函数
D、赋值
参考资料【 】
2、【单选题】AHDL 的节点和三态节点相当于设计电路内部的( ),可完成内部信号的传输.
A、寄存器
B、触发器
C、锁存器
D、连接线
参考资料【 】
3、【单选题】在 AHDL 中,用( ) 类型节点来声明包括高,低电平和高阻态的`信号线节点.
A、TRI_STATE_NODE
B、NODE
C、JKFFE
D、SRFFE
参考资料【 】
4、【单选题】AHDL 的寄存器声明包括( )的声明.
A、寄存器和触发器
B、触发器和锁存器
C、寄存器和锁存器
D、连接线
参考资料【 】
5、【单选题】AHDL 的行注释用符号( )开始,注释到本行结束.
A、/*
B、//
C、-
D、*/
参考资料【 】
6、【单选题】在 AHDL 的行注释用符号中,用( )表示预定义的逻辑电平(Logic Level)
A、X
B、x
C、Z
D、z
参考资料【 】
7、【单选题】在 AHDL 的行注释用符号中,用( )表示预定义的三态缓冲器.
A、EXP
B、DFF
C、JKFF
D、TRI
参考资料【 】
8、【单选题】用户可以采用一个( )声明,用来给一个状态机配置一个变化的名称,它可以在当前文件里定义或 从另外文件引入.
A、状态机的别名 B:输入 C:输出 D:双向
B、输入
C、输出
D、双向
参考资料【 】
9、【单选题】MAX+plus II 是( ).
A、高级语言
B、硬件描述语言
C、EDA 工具软件
D、综合软件
参考资料【 】
10、【单选题】使用quartus II工具软件实现原理图设计输入,应采用( )力式.
A、图形编辑
B、文本编辑
C、符号编辑
D、波形编辑
参考资料【 】
11、【单选题】使用quartus II 的图形编辑方式输入的电路原理图文件必须通过( )才能进行仿真验证.
A、编辑
B、编译
C、综合
D、编程
参考资料【 】
12、【单选题】在quartus II 集成环境下为图形文件产生一个元件符号的主要用途是( ).
A、仿真
B、编译
C、综合
D、被高层次电路设计调用
参考资料【 】