引入

开发项目时，当程序开发完成后，生成的二进制程序需要部署到服务器上并运行。运行这个程序时，我们会不断衡量各种性能指标。而生产实践中，我们经常发现一个问题：*指令地址映射的命中率太低(High iTLB miss rate)，导致程序运行不够快。那怎么解决这个问题呢？

为什么要关注iTLB的命中率

iTLB命中率低会导致CPU性能不高。这里的iTLB就是Instruction Translation Lookaside Buffer，也就是指令转换后备缓冲区。iTLB命中率不高，就会导致CPU无法高效运行。

那么TLB(转换后备缓冲区)又起到了什么作用呢？

• 我们知道，在虚拟内存管理中，内核需要维护一个地址映射表，将虚拟内存地址映射到实际的物理地址，对于每个内存里的页表操作，内核都需要加载相关的地址映射。在x86计算机体系中，使用内存的页表(page table)，来存储虚拟内存和物理内存之间的内存映射的。但是，内存页表的访问，相对于CPU的运算速度，是远远不够快的

• 所以，为了能进行快速的虚拟到物理地址转换，TLB（转换后备缓冲区）这种专门的硬件就被发明了出来，它可以作为内存页表的缓存。TLB有两种：数据TLB(Data)和指令TLB(Instruction)，也就是iTBL和dTLB。因为处理器的大小限制，这两者的大小，也就是条目数，都不是很大。只能存储为数不多的地址条目。

为什么说TLB的命中率很重要呢？

• 因为，内存页表的访问时延比TLB高很多；因此命中TLB的地址转换，比未命中TLB也就快得多。因为CPU每时每刻都在执行指令，所以iTLB的性能尤为关键。
• iTLB未命中率，是衡量因iTLB未命中率而导致的性能损失的度量标准。
• 当iTLB命中率低时，CPU将花费大量周期来处理未命中，这导致指令执行速度变慢

具体来讲，iTLB 命中和不命中之间的访问延迟，差异可能是 10 到 100 倍。命中的话，仅需要 1 个时钟周期，而不命中，就需要 10-100 个时钟周期，因此 iTLB 不命中的代价是极高的。

我们可以用具体的数据来感受一下。假设这两种情况分别需要 1 和 60 个时钟周期，未命中率为 1％，将导致平均访问延迟为 1.59 个周期，相比全部命中的情况（即 1 个周期）的访问延迟，足足高出 59％。

如何提高指令地址映射的命中率

优化软件的二进制文件

优化软件的二进制文件可以提高TLB命中率。

一般而言，根据编译源代码的不同阶段（即编译、链接等阶段），分别存在三种优化方法。这样的例子包括优化编译器选项，来对函数进行重新排序，以便将经常调用的所谓“热函数”放置在一起，或者使用 FDO（Feedback-Directed Optimization，就是基于反馈的优化）来减少代码区域的大小

FDO是什么呢？简单来说，就是把一个程序放在生产环境中运行，剖析真实的生产数据，并且用这些信息来对这个程序进行精准的优化。比如，可以确切知道在生产环境中，每个函数的调用频率。

那么要如何进行二进制的优化呢？

我们可以通过编译优化来将频繁访问的指令汇总在一起，放在二进制文件中的同一个地方，以提高空间局部性，这样就可以提高iTLB命中。这块防止频繁访问指令的区域，就叫做热区域(hot text)。

在热区域的指令，它们的提取和领取会更快的完成。

具体